基于计数器的随机单输入跳变测试序列生成

2010-09-01 20:22:06来源: 微型机与应用2010年第14期

  随着超大规模集成电路和系统级芯片(SoC)的发展,集成电路的测试面临越来越多的困难,尤其在测试模式下的功耗大大高于工作模式时的问题已经引起了研究人员的重视。随着IC工作频率、集成度、复杂度的不断提高,IC的功耗也快速增长。以Intel处理器为例,其最大功耗大约每4年增加1倍。而随着制造工艺特征尺寸的降低,CMOS管的静态功耗急剧增加,并且呈指数增长趋势。由此带来了一系列的现实问题,因为过大的功耗会引起IC运行温度上升,导致半导体电路的运行参数漂移,影响IC的正常工作,降低了芯片的成品率和可靠性,甚至使电路失效[1]。因此低功耗测试对当今VLSI系统设计变得越来越重要,在芯片测试的过程中考虑低功耗测试问题已成为一种趋势。特别是在当前深亚微米工艺下,线宽越来越小,所以对线上的电子密度要求越来越严格。随着温度的升高,电迁徒速度越来越快,导致连线的失效率上升,从而降低了整个电路的可靠性。高功耗造成的温度升高还会降低载流子的迁徒率,使得晶体管的翻转时间增加,因而降低了系统的性能。

  1 CMOS电路能量和功耗数学估算模型

  CMOS VISL中的功耗主要分为静态功耗和动态功耗两大类[2]。静态功耗主要由漏电流产生,由于CMOS电路结构上的互补对称性,同一时刻只有一个管子导通,漏电流很小,因此静态功耗不是系统功耗的主要部分。动态功耗来自于器件发生“0/1”或“1/0”跳变时的短路电流和对负载电容充放电时所引起的功耗,动态功耗是电路功耗的主要来源[3]。

  在CMOS电路中,一个CMOS逻辑门的平均动态功耗Pd可表示为[4]:

  根据式(1)可知,CMOS VISL中的动态功耗主要取决于3个参数:电源电压VDD、时钟频率f和电路中反映节点开关翻转活动率的几率因子?琢。通过降低电源电压VDD和时钟频率f来降低电路的功耗是以降低电路的性能为代价的,因而通常采用降低测试时电路开关翻转活动率?琢来降低功耗,这种方法不会使电路的性能下降,是目前降低功耗的主流技术。

  2 RSIC测试序列生成

[1] [2] [3]

关键字:集成电路测试  内建自测试  CMOS  低功耗测试  矢量跳变

编辑:小甘 引用地址:http://www.eeworld.com.cn/FPGA/2010/0901/article_1323.html
本网站转载的所有的文章、图片、音频视频文件等资料的版权归版权所有人所有,本站采用的非本站原创文章及图片等内容无法一一联系确认版权者。如果本网所选内容的文章作者及编辑认为其作品不宜公开自由传播,或不应无偿使用,请及时通过电子邮件或电话通知我们,以迅速采取适当措施,避免给双方造成不必要的经济损失。
论坛活动 E手掌握
微信扫一扫加关注
论坛活动 E手掌握
芯片资讯 锐利解读
微信扫一扫加关注
芯片资讯 锐利解读
推荐阅读
全部
集成电路测试
内建自测试
CMOS
低功耗测试
矢量跳变

小广播

独家专题更多

富士通铁电随机存储器FRAM主题展馆
富士通铁电随机存储器FRAM主题展馆
馆内包含了 纵览FRAM、独立FRAM存储器专区、FRAM内置LSI专区三大部分内容。 
走,跟Molex一起去看《中国电子消费品趋势》!
走,跟Molex一起去看《中国电子消费品趋势》!
 
带你走进LED王国——Microchip LED应用专题
带你走进LED王国——Microchip LED应用专题
 

夏宇闻老师专栏

你问我答FPGA设计

北京航空航天大学教授,国内最早从事复杂数字逻辑和嵌入式系统设计的专家。

电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2016 EEWORLD.com.cn, Inc. All rights reserved