可编程ASIC器件主从式下载开发系统的设计

2010-07-17 10:45:06来源: 嵌入式公社

  1 引言

  当前在EDA领域,只要具备台式或笔记本电脑并装有工具软件,就可以方便地对可编程ASIC(CPLD/FPGA)进行设计开发,在系统可编程(ISP)器件为我们提供了这种便利条件。ISP方式虽然可以用一根下载电缆代替了编程器,但兼有提供下载和演示环境两大功能的可编程ASIC开发系统对于用户来说仍是必须的。本文提出的主从式下载开发系统可以适配多种目标芯片,具有较宽的开发应用范围,经过几年的教学、科研实践,使用效果良好。

  2 系统结构及工作原理

  对ASIC器件设计开发的前期工作主要依靠对某种EDA工具软件使用。对于其工具软件和硬件编程语言,必须通过实践锻炼方能熟练使用和达到掌握技巧的程度。对应用系统和目标芯片进行开发,先要使用EDA工具软件所提供的文本和图形输入方式进行描述和综合,并要通过仿真验证。而后的工作就是将设计完成并通过仿真的熔丝图文件对目标芯片下载,并在系统板提供的开发环境中直接进行功能演示。因而下载开发系统的基本结构必须具备输入和输出功能。设计数字电路或系统往往需要多种频率资源,故系统板要提供时钟配置和频率选择功能。而要完成开发系统的复杂工作和模式选择,系统控制功能也是必须的。基于以上思路设计开发的系统电路框图如图1所示。

  2.1 主从式结构

  本机最大的特点是系统采用主从式开发结构,将目标芯片安装在一个小型转接板上,再将转接子板插到系统母板上配合工作。主系统母板是固定的,对不同的芯片只需换用不同的转接子板,避免了以往开发系统只能对单一型号芯片进行开发应用的弊端,大大拓宽了目标芯片的可选性和开发系统的应用范围。目前设计的开发系统适用于6000门规模的芯片开发,以及LATTICE、XILINX、ALTERA等多家公司的不同芯片。主从式开发结构保证了系统的通用性和易于升级,只要稍加改进就可形成从2000门到100000门以上逻辑资源、从5V 到3.3V、2.5V、1.8V兼容工作电压的系列产品。

  2.2 输出部分

  输出部分主要采用数码管显示并有发光二极管显示以及扬声器发声装置。考虑到数码管占用较多的用户资源,我们采用一种动态扫描方式,在输出数码管显示数据时同时输出与该数据相对应的数码管地址,经地址译码器形成数码管选通信号。具体实现时用一片Isp LSI1016可编程器件配置数据选择器和译码器,地址译码功能通过89C51单片机控制实现。这种方案大大节省了输出口资源和译码驱动器件,提高系统可靠性同时减少印板空间。

  设计系统具有三种显示模式:准静态显示、十六进制码输入动态显示和段码输入动态显示,用户通过拨码开关或跳线进行模式选择。

[1] [2] [3]

关键字:FPGA  ASIC  嵌入式  EDA  ISP

编辑:小甘 引用地址:http://www.eeworld.com.cn/FPGA/2010/0717/article_1240.html
本网站转载的所有的文章、图片、音频视频文件等资料的版权归版权所有人所有,本站采用的非本站原创文章及图片等内容无法一一联系确认版权者。如果本网所选内容的文章作者及编辑认为其作品不宜公开自由传播,或不应无偿使用,请及时通过电子邮件或电话通知我们,以迅速采取适当措施,避免给双方造成不必要的经济损失。
论坛活动 E手掌握
微信扫一扫加关注
论坛活动 E手掌握
芯片资讯 锐利解读
微信扫一扫加关注
芯片资讯 锐利解读
推荐阅读
全部
FPGA
ASIC
嵌入式
EDA
ISP

小广播

独家专题更多

迎接创新的黄金时代 无创想,不奇迹
迎接创新的黄金时代 无创想,不奇迹
​TE工程师帮助将不可能变成可能,通过技术突破,使世界更加清洁、安全和美好。
TTI携TE传感器样片与你相见,一起传感未来
TTI携TE传感器样片与你相见,一起传感未来
TTI携TE传感器样片与你相见,一起传感未来
富士通铁电随机存储器FRAM主题展馆
富士通铁电随机存储器FRAM主题展馆
馆内包含了 纵览FRAM、独立FRAM存储器专区、FRAM内置LSI专区三大部分内容。 

夏宇闻老师专栏

你问我答FPGA设计

北京航空航天大学教授,国内最早从事复杂数字逻辑和嵌入式系统设计的专家。

电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2016 EEWORLD.com.cn, Inc. All rights reserved