使用PLD的三相正弦波电压发生器的电路设计

2010-07-17 10:37:15来源: 中电网 关键字:PLD  正弦波发生器

  使用本设计实例中的电路可以开发并实现一台轻型、无噪声、廉价的三相、60Hz正弦波电压发生器。尽管其目标是用于测试电源控制器的电路,但它也可以用于需要具有120°相对相位差的三个正弦波的其它应用。IC1是一只22V10 PLD可编程逻辑器件),它产生三个三相、60 Hz方波电压。IC1的内部寄存器Q0、Q1与Q2位使Q3位设定为领先Q4位 120°,并使Q5位设定为落后Q3位240°(图1)。将IC1的时钟频率设为748Hz,可在Q3、Q4和Q5产生60Hz输出。

  IC1的三个方波输出电压(Q3、Q4和Q5)分别驱动IC2、IC3和IC4(图2),三只Maxim MAX294八阶低通开关电容滤波器产生三个2V正弦波(图2)。IC5(555时基电路)接成非稳态振荡器,产生一个6kHz、TTL电平源,为所有三个滤波器提供时钟,其频率是所需60Hz输出频率的10倍。每个滤波器输出处有一只100nF的隔直电容器,以保证三相输出的摆幅相对于地为+2 V ~ -2V。注意每个滤波器都会将输出反相,相对其输入方波产生一个180°相移。

  图3描述了IC1各输出之间的相位关系。

  该公式转换为设定/复位信号,当将它们加在IC1的一个6位定序器块上时,产生64个逻辑状态。输出Q5、Q4和Q3表示三个最高有效位,而Q2、Q1和Q0表示三个最低有效位。在转换后,一个模拟的Basic程序产生用于IC1定序器和逻辑状态的熔丝编程码。虽然只用16个逻辑状态就能定义定序器的功能,但剩下的48个状态也需要定义,以避免异常动作。

关键字:PLD  正弦波发生器

编辑:小甘 引用地址:http://www.eeworld.com.cn/FPGA/2010/0717/article_1238.html
本网站转载的所有的文章、图片、音频视频文件等资料的版权归版权所有人所有,本站采用的非本站原创文章及图片等内容无法一一联系确认版权者。如果本网所选内容的文章作者及编辑认为其作品不宜公开自由传播,或不应无偿使用,请及时通过电子邮件或电话通知我们,以迅速采取适当措施,避免给双方造成不必要的经济损失。

上一篇:xilinx首款可扩展架构的7系列FPGA全新登场
下一篇:基于CPLD器件的单稳态脉冲展宽电路的设计

关注eeworld公众号 快捷获取更多信息
关注eeworld公众号
快捷获取更多信息
关注eeworld服务号 享受更多官方福利
关注eeworld服务号
享受更多官方福利
推荐阅读
全部
PLD
正弦波发生器

小广播

独家专题更多

TI车载信息娱乐系统的音视频解决方案
TI车载信息娱乐系统的音视频解决方案
汇总了TI汽车信息娱乐系统方案、优质音频解决方案、汽车娱乐系统和仪表盘参考设计相关的文档、视频等资源
迎接创新的黄金时代 无创想,不奇迹
迎接创新的黄金时代 无创想,不奇迹
​TE工程师帮助将不可能变成可能,通过技术突破,使世界更加清洁、安全和美好。
TTI携TE传感器样片与你相见,一起传感未来
TTI携TE传感器样片与你相见,一起传感未来
TTI携TE传感器样片与你相见,一起传感未来

夏宇闻老师专栏

你问我答FPGA设计

北京航空航天大学教授,国内最早从事复杂数字逻辑和嵌入式系统设计的专家。

电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2017 EEWORLD.com.cn, Inc. All rights reserved