基于PSoC3和PSoC5的嵌入式数字滤波技术

2010-07-13 22:44:57来源: 维库 关键字:PSoC  嵌入式  数字滤波

  带模数前端的低成本微控制器近年来得到迅速推广,人们通常称之为“混合信号微控制器”。当然,赛普拉斯的 PSoC3 和新近推出的PSoC5 器件集成了强大的CPU 和业界领先的ADC,其性能可超过分离式外部转换器。不过,PSoC3 和 PSoC5并不仅仅是一般的混合信号微控制器。传统设备当然可以将外部模拟信号转换为数字信号。数据采集进程并不是全部目的之所在,它只是通过数据采集提取所采集数据背后含义并确定如何处理数据的一种方式。如果提取含义所需的信号处理工作量非常大的话,就会对固件工程师构成挑战,因为这种提取工作要与一般性工作任务使用相同的处理器,而处理器在支持终端设备所需的一般性任务之外还要完成新的工作任务。

  在定义关系密切的 PSoC3 和 PSoC5系列产品时,赛普拉斯的架构师决定不再在竞争激烈的市场中仅仅提供一款同质化的产品。不管采取什么架构,硬件的功能都应重点用于高效地实现有用的工作目的。我们希望PSoC 真正成为片上可编程解决方案,能够解决实际客户遇到的实际问题。为了给新一代 PSoC器件提供更强的解决问题的功能,我们采用了一系列独特的外设和信号处理块,既有模拟的,也有数字的。本文将重点讨论这些大幅简化采集信号数字滤波工作的信号处理块,并讨论该技术已经在其中证明自身实力的一些应用。

  嵌入式数字滤波的架构增强

  首先,我们为什么希望使用嵌入式滤波器而不是将信号处理指令集成到普通的微控制器中呢?究其原因就是项目设计层面和系统集成层面的分区问题。在项目开发过程中,项目的规模、目标和整体架构经常发生变化。单核单片式编码项目要想跟上这种变化的速度,着实是一个挑战,尤其是目前的项目常常是由非集中化的多个不同设计团队一起完成的,这更增加了相关的难度。在块层所使用的功能元件中嵌入信号处理,能确保项目管理在元件设计层面实现分支,同时也能确保在算法改变时,信号处理负载发生的差异不会影响通信管理等时间关键性任务。

  数字滤波器块 (DFB) 是首款PSoC3 和 PSoC5系列产品中支持嵌入式数字滤波的硬件元素,这是一款连接于外设总线的小型数字滤波器引擎。实际上,它是存储器、MAC、ALU和微代码控制库的紧密组合,其 VLIW 架构能支持不同的操作,如 24 位 x 24 位到 48位乘法和加法等能以系统时钟速率并行执行,在 PSoC3 中的频率可高达 67MHz,而在 PSoC5 中的频率则可达80MHz。数据和系数存储在一对专门的本地 128x24位存储器中,并能在整个系统总线上进行存取。许多滤波拓扑都能在这一结构上高效编码。配合嵌入式数字滤波应用 DFB 的是通用数字块 (UDB) 阵列。它在多功能架构中结合了 PLD 和数据路径/ALU块,既能用于数字数据源集和汇集连接,也能用于高时钟速率重复结构,如级联积分器/梳状滤波器 (CIC)和噪声成形数字转换器。

  在 PSoC3 和 PSoC5 系统中如何使用嵌入式数字滤波

  数字滤波器块可通过几种方式使用。PSoC Creator中集成的滤波器设计工具支持拖放工作方式,将数字滤波包括到信号流程中来。启动时 PSoC Creator 配套提供了专用的FIR 滤波器“组件”,在系统中可以像其他块一样使用。该组件能对信号应用多种不同滤波器,既能单独使用,也能组合使用。图1显示了该组件的屏幕截图,从中我们看出它在 PSoC Creator项目中的使用情况以及设置属性的配置窗口。今后,更多滤波器拓扑和互动滤波器设计向导还将添加到 PSoC Creator中。

  图 1:PSoC Creator 中的标准 FIR 滤波器组件

  与第一代 PSoC 产品一样,我们的客户和我们自己的系统工程师一直期待着全新 PSoC3和 PSoC5 应用的到来。PSoC 的核心理念一直是推出灵活的产品,支持在产品设计时还暂未设想到的全新应用。这种灵活性同样适用于数字滤波器块等功能块。我们已经用该块开发了几款定制应用,并作为组件实施于

  PSoC Creator 原理图中。由于信号处理与主 CPU 相分离,我们能通过一系列 Creator 组件实现 IP 的重复使用,而全部设计人员都能共享这些组件。

[1] [2] [3] [4] [5]

关键字:PSoC  嵌入式  数字滤波

编辑:小甘 引用地址:http://www.eeworld.com.cn/FPGA/2010/0713/article_1236.html
本网站转载的所有的文章、图片、音频视频文件等资料的版权归版权所有人所有,本站采用的非本站原创文章及图片等内容无法一一联系确认版权者。如果本网所选内容的文章作者及编辑认为其作品不宜公开自由传播,或不应无偿使用,请及时通过电子邮件或电话通知我们,以迅速采取适当措施,避免给双方造成不必要的经济损失。

上一篇:一种基于VC++程序的FPGA重配置方案设计
下一篇:基于FPGA实现VLIW微处理器的设计与实现

关注eeworld公众号 快捷获取更多信息
关注eeworld公众号
快捷获取更多信息
关注eeworld服务号 享受更多官方福利
关注eeworld服务号
享受更多官方福利
推荐阅读
全部
PSoC
嵌入式
数字滤波

小广播

独家专题更多

2017东芝PCIM在线展会
2017东芝PCIM在线展会
TI车载信息娱乐系统的音视频解决方案
TI车载信息娱乐系统的音视频解决方案
汇总了TI汽车信息娱乐系统方案、优质音频解决方案、汽车娱乐系统和仪表盘参考设计相关的文档、视频等资源
迎接创新的黄金时代 无创想,不奇迹
迎接创新的黄金时代 无创想,不奇迹
​TE工程师帮助将不可能变成可能,通过技术突破,使世界更加清洁、安全和美好。

夏宇闻老师专栏

你问我答FPGA设计

北京航空航天大学教授,国内最早从事复杂数字逻辑和嵌入式系统设计的专家。

电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2017 EEWORLD.com.cn, Inc. All rights reserved