ModelSim和QuestaSim功能简介及应用

2010-05-18 19:18:55来源: 东好科技电子报

  ModelSim是工业界最优秀的语言仿真器,它提供最友好的调试环境,是作FPGA、ASIC设计的RTL级和门级电路仿真的首选。它支持PC和UNIX、LINUX平台,是单一内核支持VHDL和Verilog混合仿真的仿真器。它采用直接优化的编译技术、Tcl/Tk技术、和单一内核仿真,编译仿真速度业界最快,编译的代码与平台无关,便于保护IP核,具有个性化的图形界面和用户接口,为用户加快调试提供强有力的手段。全面支持VHDL和Verilog语言的IEEE 标准,以及IEEE VITAL 1076.4-95 标准,支持C语言功能调用, C的模型,基于SWIFT的SmartModel逻辑模型和硬件模型。

  ModelSim支持RTL仿真,门级仿真,时序仿真:

ModelSim支持RTL仿真

  主要特点:

  •   采用直接编译结构,编译仿真速度最快;
  •   单一内核无缝地进行VHDL和Verilog混合仿真;
  •   与机器和版本无关,便于数据移植和库维护;
  •   与机器无关的编译代码编于保护和利用IP;
  •   简单易用和丰富的图形用户界面,快速全面调试;
  •   Tcl/Tk用户可定制仿真器;
  •   完全支持VHDL/Verilog国际标准,完全支持Verilog 2001;
  •   支持众多的ASIC和FPGA厂家库;
  •   集成的Performance analyzer帮助分析性能瓶颈,加速仿真;
  •   灵活的执行模式,Debug模式可以进行高效的调试,效率模式大幅度提高仿真速度。
  •   加强的代码覆盖率功能Code coverage,能报告出statement 、branch、condition、
  •   expression、toggle、fsm等多种覆盖率情况,进一步提高了测试的完整性;
  •   同一波形窗口可以显示多组波形,并且能进行多种模式的波形比较(Wave Compare);
  •   先进的Signal Spy功能,可以方便地访问VHDL 或者 VHDL 和Verilog 混合设计中的下层模块的信号,便于设计调试;
  •   支持加密IP;
  •   集成的 C调试器,支持 用C 语言完成测试平台和模块;支持64位的OS;

  ModelSim用户界面:

ModelSim用户界面

[1] [2] [3] [4]

关键字:FPGA  ModelSim  QuestaSim  Verilog  ASIC

编辑:小甘 引用地址:http://www.eeworld.com.cn/FPGA/2010/0518/article_1142.html
本网站转载的所有的文章、图片、音频视频文件等资料的版权归版权所有人所有,本站采用的非本站原创文章及图片等内容无法一一联系确认版权者。如果本网所选内容的文章作者及编辑认为其作品不宜公开自由传播,或不应无偿使用,请及时通过电子邮件或电话通知我们,以迅速采取适当措施,避免给双方造成不必要的经济损失。
论坛活动 E手掌握
微信扫一扫加关注
论坛活动 E手掌握
芯片资讯 锐利解读
微信扫一扫加关注
芯片资讯 锐利解读
推荐阅读
全部
FPGA
ModelSim
QuestaSim
Verilog
ASIC

小广播

独家专题更多

富士通铁电随机存储器FRAM主题展馆
富士通铁电随机存储器FRAM主题展馆
馆内包含了 纵览FRAM、独立FRAM存储器专区、FRAM内置LSI专区三大部分内容。 
走,跟Molex一起去看《中国电子消费品趋势》!
走,跟Molex一起去看《中国电子消费品趋势》!
 
带你走进LED王国——Microchip LED应用专题
带你走进LED王国——Microchip LED应用专题
 

夏宇闻老师专栏

你问我答FPGA设计

北京航空航天大学教授,国内最早从事复杂数字逻辑和嵌入式系统设计的专家。

电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2016 EEWORLD.com.cn, Inc. All rights reserved