在嵌入式设计中降低CPLD的功耗

2010-05-12 21:55:53来源: 莱迪思半导体公司 关键字:CPLD  嵌入式

  从事便携式或手持产品设计的工程师都明白对于如今的设计,最大限度地降低功耗是必不可少的要求。但是,只有经验丰富的工程师理解尽可能地延长系统的电池寿命的那些微妙但又重要的细节。本文中我们将重点放在这些经验丰富的专家是如何使用超低功耗的复杂可编程逻辑器件(CPLD),并从他们的嵌入式设计中的I/O子系统节省每个微瓦的方法。

  我们首先来了解在嵌入式设计中如何降低CPLD的功耗、电路板的面积和元器件成本。下一步,我们将看到在待机模式下如何尽量降低CPLD的功耗,不仅要仔细地选择器件,而且还要选择一个合适的总线驻留方案。器件工作期间,我们对节省功耗的探讨将包括选择逻辑门、智能I/O设计和精密的电源电压管理技术。

  嵌入式工程师青睐的器件CPLD

  尽管在最先进的新兴应用中它们特别受欢迎,CPLD的成本低,体积小和低功耗的特性使他们成为几乎所有的手持式或便携式设计的首选。在这些应用中,它们常用来整合逻辑功能,扩展主处理器的I/O功能和监控关键的输入,从而使处理器有更多的时间处于低功耗睡眠模式。

  用作I/O的扩展器件时,像ispMACH 4000ZE这样的CPLD器件(图1)给予简单的嵌入式处理器额外的信号线和处理功能,他们能够支持显示器、按钮、发光二极管,串行或并行I/O,或存储接口。设计人员还经常利用它们作为设计中通用处理器和更多的专业芯片组之间的缓冲,还能用于其他的应用,如智能手机、GPS系统,远程工业传感器和数码摄像机。

图1:用Lattice ispMACH 4000ZE CPLD扩展I/O。

  待机功耗的基本知识

  掌握CPLD功耗的第一步是了解器件在工作时的情况和待机(也称为静态)时的状态。由于许多CPLD在大部分时间是处于待机状态,我们首先会仔细考察这个经常被误解的模式。

  加电压至器件输入部分,但其内部逻辑还没有被时钟控制,此时CPLD是处于待机状态。在此状态下,因为它的泄漏和偏置电流(虽然大大低于实际的操作),CPLD仍然有一些功耗。泄漏电流随温度、工作电压和制造工艺而变化。

  负载产生了可编程逻辑器件内的偏置电流,如内部振荡器、I/O的上拉/下拉电路和其他固定开销,而不管器件的逻辑功能是否正在使用。与泄漏电流不一样,在一定的温度和电压范围内偏置电流是相对稳定的,它们可以用合适的内部配置所控制。

[1] [2] [3] [4]

关键字:CPLD  嵌入式

编辑:小甘 引用地址:http://www.eeworld.com.cn/FPGA/2010/0512/article_1134.html
本网站转载的所有的文章、图片、音频视频文件等资料的版权归版权所有人所有,本站采用的非本站原创文章及图片等内容无法一一联系确认版权者。如果本网所选内容的文章作者及编辑认为其作品不宜公开自由传播,或不应无偿使用,请及时通过电子邮件或电话通知我们,以迅速采取适当措施,避免给双方造成不必要的经济损失。

上一篇:满足嵌入式系统应用的多核处理器SoC设计
下一篇:基于ARM和CPLD的温度控制器的设计

关注eeworld公众号 快捷获取更多信息
关注eeworld公众号
快捷获取更多信息
关注eeworld服务号 享受更多官方福利
关注eeworld服务号
享受更多官方福利
推荐阅读
全部
CPLD
嵌入式

小广播

独家专题更多

东芝在线展会——芯科技智社会创未来
东芝在线展会——芯科技智社会创未来
2017东芝PCIM在线展会
2017东芝PCIM在线展会
TI车载信息娱乐系统的音视频解决方案
TI车载信息娱乐系统的音视频解决方案
汇总了TI汽车信息娱乐系统方案、优质音频解决方案、汽车娱乐系统和仪表盘参考设计相关的文档、视频等资源

夏宇闻老师专栏

你问我答FPGA设计

北京航空航天大学教授,国内最早从事复杂数字逻辑和嵌入式系统设计的专家。

电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2017 EEWORLD.com.cn, Inc. All rights reserved