Xilinx ISE 12.1发布,新增自动时钟门控技术

2010-05-06 18:05:48来源: EEWORLD 关键字:ISE  Xilinx

      每年的四五月份,都是Xilinx发布新款ISE设计套件之时,今年也不例外。

      2010年5月4日,Xilinx宣布推出新款设计套件ISE 12.1,相比较之前的ISE 11.1有什么改变呢?我们来看一下。

自动时钟门控技术

      尽管FPGA厂商一直在降低功耗上进行大量努力,但市场上仍然没有严格意义上的智能降低功耗技术。“以往设计人员都是手动来修改RTL代码,但是随着设计的日趋复杂,非常浪费时间。”Xilinx亚太区市场及技术总监张宇清说。

      这种技术通俗来理解的话,就是系统会判断哪些逻辑在翻转后对最终结果没有影响,之后通过时钟启动管脚控制这些逻辑禁止翻转,达到降低动态功耗的效果。而这,都是通过独特的算法全面分析设计中的寄存器,然后由软件创建门控信号,并连接至FPGA的CE引脚。

      ISE 12.1设计套件是行业唯一一款提供时钟门控优化的工具,时钟门控优化与布局布线算法相结合,既不会改变(再合成)设计的原始逻辑或处理功能,又不会改变时钟布局。

      当然,优化创建的更多逻辑需要增加 2% 的 LUT,但却可以降低多达30%的动态功耗,因此还是非常划算的。

     

      使用自动时钟门控技术前后对比图

      综合工具能自动转换 ASIC 中常用的门控时钟结构,从而映射至Xilinx器件中的时钟启用,同时还能使用全局布线资源。Xilinx的智能时钟门控技术简化了带门控时钟的ASIC 代码移植到 FPGA 的工作,但它不会分析转换后的代码,以检测转换时不改变下游逻辑和互联的顺序元件。

[1] [2] [3]

关键字:ISE  Xilinx

编辑:冀凯 引用地址:http://www.eeworld.com.cn/FPGA/2010/0506/article_1120.html
本网站转载的所有的文章、图片、音频视频文件等资料的版权归版权所有人所有,本站采用的非本站原创文章及图片等内容无法一一联系确认版权者。如果本网所选内容的文章作者及编辑认为其作品不宜公开自由传播,或不应无偿使用,请及时通过电子邮件或电话通知我们,以迅速采取适当措施,避免给双方造成不必要的经济损失。

上一篇:ARM与FPGA结合的优势分析
下一篇:基于FPGA的RS232异步串行口IP核设计

关注eeworld公众号 快捷获取更多信息
关注eeworld公众号
快捷获取更多信息
关注eeworld服务号 享受更多官方福利
关注eeworld服务号
享受更多官方福利
推荐阅读
全部
ISE
Xilinx

小广播

独家专题更多

东芝在线展会——芯科技智社会创未来
东芝在线展会——芯科技智社会创未来
2017东芝PCIM在线展会
2017东芝PCIM在线展会
TI车载信息娱乐系统的音视频解决方案
TI车载信息娱乐系统的音视频解决方案
汇总了TI汽车信息娱乐系统方案、优质音频解决方案、汽车娱乐系统和仪表盘参考设计相关的文档、视频等资源

夏宇闻老师专栏

你问我答FPGA设计

北京航空航天大学教授,国内最早从事复杂数字逻辑和嵌入式系统设计的专家。

电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2017 EEWORLD.com.cn, Inc. All rights reserved