一种基于EPLD技术的抗干扰滤波器的实现

2010-04-12 17:14:58来源: 南京电子技术研究所

  1问题的提出

  在同步串行数据传输过程中,时钟线上只要有一点小毛刺就会导致数据传输失误,从而影响系统的正常工作。传统的处理方法是在接收端并入一小电容来滤除毛刺,这种方法只能去除某一固定频率下的干扰,而在实际工作中,干扰有可能由多种干扰源混合产生,其频率可能是变化的。另外,若同步串行传输有多个接收端,则需要在每个接收线上都并上一电容,这样,多个电容并联在同一信号线上,势必导致所需的信号失真。随着现代电子技术的发展,EPLD以其编程灵活方便而日益成为现代电子设计的重要手段之一。本文介绍了一种基于EPLD的数字滤波器,它可以抑制某些低频线路上的干扰,利用此滤波器可以阻止某些频带的干扰信号通过,从而起到硬件抗干扰的作用。由于采用了EPLD技术,硬件编程方便、灵活,针对不同的干扰源的特性,可采取相应的措施来解决。

  2解决方案

  串行传输线在实际传输过程中容易窜入干扰,其形式一般为小毛刺或窄脉冲形式,可利用它与主信号的不同特性加以滤除。

  2.1基本工作原理

  消除干扰信号需两路输入信号:主信号和参考时钟信号。参考时钟信号经过分频、调整脉宽等处理,以此使主信号源产生所需的延时,再与其本身信号相比,从而滤去主信号源上的一些窄波干扰信号。滤波器的原理图如图1所示。器件可采用LATTICE公司的ispLSI1032E,参考时钟信号可采用8M晶振。

  2.2具体电路设计

  编程软件为LATTICE公司的ispEXPERTSystem,它是一套完整的数字系统设计软件,设计输入可采用原理图输入、硬件描述语言输入、混合输入等方式,并可对所设计的数字电路系统进行功能仿真和时序仿真。

  2.2.1分频电路

  分频电路可根据各具体干扰源的脉冲宽度来确定。具体电路如图2所示,CLK为8M晶振信号,经整形后作为DQ触发器的触发信号,OUT1输出二分频后的4M方波信号,同时作为下一级触发器的时钟信号OUT2输出四分频后的2M方波信号,FW1输出频率为4M、脉宽为125ns的脉冲信号,FW2输出频率为2M、脉宽为250ns的脉冲信号,具体波形如图3所示。由此类推,继续级连DQ触发器即可输出八分频、十六分频信号,脉宽也可视具体情况而作相应的改变,电路类似FW1、FW2的产生电路。

  由图2,在ispEXPERT中经仿真得出如图3所示的波形。

[1] [2]

关键字:EPLD  抗干扰滤波器

编辑:小甘 引用地址:http://www.eeworld.com.cn/FPGA/2010/0412/article_1074.html
本网站转载的所有的文章、图片、音频视频文件等资料的版权归版权所有人所有,本站采用的非本站原创文章及图片等内容无法一一联系确认版权者。如果本网所选内容的文章作者及编辑认为其作品不宜公开自由传播,或不应无偿使用,请及时通过电子邮件或电话通知我们,以迅速采取适当措施,避免给双方造成不必要的经济损失。
论坛活动 E手掌握
微信扫一扫加关注
论坛活动 E手掌握
芯片资讯 锐利解读
微信扫一扫加关注
芯片资讯 锐利解读
推荐阅读
全部
EPLD
抗干扰滤波器

小广播

独家专题更多

迎接创新的黄金时代 无创想,不奇迹
迎接创新的黄金时代 无创想,不奇迹
​TE工程师帮助将不可能变成可能,通过技术突破,使世界更加清洁、安全和美好。
TTI携TE传感器样片与你相见,一起传感未来
TTI携TE传感器样片与你相见,一起传感未来
TTI携TE传感器样片与你相见,一起传感未来
富士通铁电随机存储器FRAM主题展馆
富士通铁电随机存储器FRAM主题展馆
馆内包含了 纵览FRAM、独立FRAM存储器专区、FRAM内置LSI专区三大部分内容。 

夏宇闻老师专栏

你问我答FPGA设计

北京航空航天大学教授,国内最早从事复杂数字逻辑和嵌入式系统设计的专家。

电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2016 EEWORLD.com.cn, Inc. All rights reserved