利用串行RapidIO实现FPGA协处理

2010-03-24 17:38:35来源: 维库 关键字:RapidIO  FPGA  协处理

  为了支持“三重播放”应用,人们对高速通信和超快速计算的需求日益增大,这向系统开发师、算法开发师和硬件工程师等人员提出了新的挑战,要求他们将各种标准、组件和联网设备融合成一个整体。
  
  同时,开发人员不但要跟上日益提高的性能需求,还得注意保持成本低廉有效利用基于串行RapidIOFPGA作为DSP协处理器就能达到这些目的。
  
  由于三重播放应用集合了话音、视频和数据应用,因此必须采用新算法来设定其开发和系统优化策略的参数其间,开发人员要解决以下问题:构造可调整可扩展的架构、支持分布式处理、采用基于标准的设计,以及针对性能和成本进行优化。
  
  仔细研究一下就会发现,为满足应用需求而要、面对的这些挑战主要涉及两个主题:一是连接性,从本质上说就是实现不同设备、板卡和系统之间的“快速”数据转移;二是计算能力,指设备、板卡和系统中分别可用的处理资源。
  
  运算平台之间的连接
  
  基于标准的设计通常比“自由发挥”的设计简单得多,也是今天的典型设计模式并行连接标准(PCI、PCI-X、EMIF等)虽能满足当前需求,但若考虑到可调整性和可扩展性就有所不足了随着分组处理技术的不断进步,连接标准的发展趋势显然倾向于高速串行连接从图1中就能看出这一趋势。
  
  诸如PCIe和GbE/XAUI之类的高速串行标准在台式机和网络行业已有应用但无线通信设施中的数据处理系统对互连方面的要求又稍有不同,它要求:
  
  1. 管脚数少;
  
  2. 需进行底板以及芯片到芯片的连接;
  
  3. 带宽和速度可调;
  
  4. 具备DMA和消息传递功能;
  
  5. 支持复杂可调整的拓扑;
  
  6. 支持多点传送;
  
  7. 高度可靠;
  
  8. 支持当日时间(time of day)同步;
  
  9. 可提供服务质量(QoS)

  图1:向串行连接的发展趋势

[1] [2] [3] [4] [5]

关键字:RapidIO  FPGA  协处理

编辑:小甘 引用地址:http://www.eeworld.com.cn/FPGA/2010/0324/article_1047.html
本网站转载的所有的文章、图片、音频视频文件等资料的版权归版权所有人所有,本站采用的非本站原创文章及图片等内容无法一一联系确认版权者。如果本网所选内容的文章作者及编辑认为其作品不宜公开自由传播,或不应无偿使用,请及时通过电子邮件或电话通知我们,以迅速采取适当措施,避免给双方造成不必要的经济损失。

上一篇:基于FPGA的PXA270外设时序转换接口设计
下一篇:基于IPTV系统中的FPGA供电问题解决方案

关注eeworld公众号 快捷获取更多信息
关注eeworld公众号
快捷获取更多信息
关注eeworld服务号 享受更多官方福利
关注eeworld服务号
享受更多官方福利
推荐阅读
全部
RapidIO
FPGA
协处理

小广播

独家专题更多

TI车载信息娱乐系统的音视频解决方案
TI车载信息娱乐系统的音视频解决方案
汇总了TI汽车信息娱乐系统方案、优质音频解决方案、汽车娱乐系统和仪表盘参考设计相关的文档、视频等资源
迎接创新的黄金时代 无创想,不奇迹
迎接创新的黄金时代 无创想,不奇迹
​TE工程师帮助将不可能变成可能,通过技术突破,使世界更加清洁、安全和美好。
TTI携TE传感器样片与你相见,一起传感未来
TTI携TE传感器样片与你相见,一起传感未来
TTI携TE传感器样片与你相见,一起传感未来

夏宇闻老师专栏

你问我答FPGA设计

北京航空航天大学教授,国内最早从事复杂数字逻辑和嵌入式系统设计的专家。

电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2017 EEWORLD.com.cn, Inc. All rights reserved