基于CPLD的多次重触发存储测试系统设计

2010-03-24 17:36:06来源: 中北大学

  1 引言
  
  多次重触发技术应用于多种场合,如一个30齿的齿轮,设齿轮啮台系数为1.2,若测量其中1齿多次啮合时的应力,则1齿的啮合时间只占齿轮转l圈时间的1.2/30,其余28.8/30的时间为空闲态,而空闲态记录无意义。为此开发多次重触发技术,以齿应力作为内触发信号,只记录每次触发后的有用信号,并具有负延迟,而不记录空闲状态.直到占满记录装置存储空间,这样可有效利用存储空间,记录更多的有用信号。
  
  2 多次重触发存储测试系统总体设计
  
  2.1 多次重触发存储测试系统工作原理
  
  图1为多次重触发存储测试系统原理框图,其工作原理:被测信号经传感器变为电信号后,输入至模拟调理电路,再经放大滤波后输入至A/D转换器,将模拟信号转换为数字信号,然后经过FIFO传输给存储器,计算机通过通信接口读取数据。其中,该存储测试系统的A/D转换器的转换和读时钟、FIFO及存储器的读写时钟、推地址时钟均由CPLD控制产生。

多次重触发存储测试系统原理框图

  2.2 负延迟的实现

  动态信息存储要求真实有效地记录有用信号,根据被测信号特点,需记录下触发前信号在极短时间内的数据,这就要使用负延迟技术。负延迟也称为提前传输,即将触发信号的触发采集时刻提前一段时间作为传输数据的起始点。该系统设计采用FIFO存储器实现负延负延迟。触发信号未到来时,A/D转换器输出的数据不断写入FIFO存储器中,A/D转换器转换的数据不断刷新FIFO存储器的内容。一旦触发信号到来,数据则开始从FIFO写入存储器。

  2.3 主要器件选型

  该系统设计选用AD7492型A/D转换器。该器件为12位高速、低功耗、逐次逼近式A/D转换器。在5 V电压,速率为1 MS/s时,其平均电流仅1.72 mA,功耗为8.6 mW;在5 V电压和500 kS/s数据传输速率下,消耗电流1.24 mA,因此,该器件能够满足系统低功耗要求。由于该系统设计的存储器总体容量为512 KB,因此选用l片容量为512 KB的N08T163型存储器。并通过静态存储器时序配合实现自制的FIFO存储器,功耗约为同类FIFO存储器的1/10。系统设计的负延迟记录l KB,选用128 KB容量的N02L163WC2A型存储器。针对存储测试系统功耗低,体积小,且控制逻辑较复杂的因素,MAX7000B系列的EPM7128BTCl44-4型CPLD作为控制器。该器件是高性能,低功耗的CMOS型CPLD,2500个可用逻辑门电路,引脚到引脚的传输延时为4.0 ns,系统工作频率高达243.9 MHz。

[1] [2] [3]

关键字:CPLD  储测试系统

编辑:小甘 引用地址:http://www.eeworld.com.cn/FPGA/2010/0324/article_1046.html
本网站转载的所有的文章、图片、音频视频文件等资料的版权归版权所有人所有,本站采用的非本站原创文章及图片等内容无法一一联系确认版权者。如果本网所选内容的文章作者及编辑认为其作品不宜公开自由传播,或不应无偿使用,请及时通过电子邮件或电话通知我们,以迅速采取适当措施,避免给双方造成不必要的经济损失。
论坛活动 E手掌握
微信扫一扫加关注
论坛活动 E手掌握
芯片资讯 锐利解读
微信扫一扫加关注
芯片资讯 锐利解读
推荐阅读
全部
CPLD
储测试系统

小广播

独家专题更多

迎接创新的黄金时代 无创想,不奇迹
迎接创新的黄金时代 无创想,不奇迹
​TE工程师帮助将不可能变成可能,通过技术突破,使世界更加清洁、安全和美好。
TTI携TE传感器样片与你相见,一起传感未来
TTI携TE传感器样片与你相见,一起传感未来
TTI携TE传感器样片与你相见,一起传感未来
富士通铁电随机存储器FRAM主题展馆
富士通铁电随机存储器FRAM主题展馆
馆内包含了 纵览FRAM、独立FRAM存储器专区、FRAM内置LSI专区三大部分内容。 

夏宇闻老师专栏

你问我答FPGA设计

北京航空航天大学教授,国内最早从事复杂数字逻辑和嵌入式系统设计的专家。

电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2016 EEWORLD.com.cn, Inc. All rights reserved