采用FPGA设计SDH光传输系统设备时钟

2010-03-03 20:59:54来源: TSP8500

  SDH设备时钟(SEC)是SDH光传输系统的重要组成部分,是SDH设备构建同步网的基础,也是同步数字体系(SDH)可靠工作的前提。SEC的核心部件由锁相环构成。网元通过锁相环跟踪同步定时基准,并通过锁相环的滤波特性对基准时钟在传输过程中产生的抖动和漂移进行过滤。而当基准源不可用时,则由SEC提供本地的定时基准信息,实现高质量的时钟输出。

  SEC需要满足ITU-T G.813建议[1]中的相关指标要求。SEC可以工作在自由振荡、跟踪、保持三种模式下,并且能够在三种模式之间进行平滑切换。由于ITU-T G.813建议规定的SEC带宽较窄(-3db带宽在1~10Hz内),且需要在三种工作模式下输出稳定的时钟,同时还要保证在三种模式切换过程中输出时钟稳定(即平滑切换),采用模拟锁相环(APLL)很难实现。因此一般采用数字锁相环(DPLL)实现SEC[2];也有许多芯片厂商直接采用单片集成电路芯片实现SEC,如SEMTECH公司的ACS8520[3]等。

  本文介绍一种采用单片现场可编程门阵列(FPGA)芯片实现SEC功能的方案,在此将用FPGA设计的SEC功能芯片命名为TSP8500。

  1 TSP8500芯片内部结构及设计原理

  TSP8500芯片采用Altera公司的EP2C5T144-8 FPGA实现。芯片的内部结构框图如图1所示。

芯片的内部结构框图

  TSP8500提供两类时钟输出接口:①给SDH网元系统中各功能模块提供38.88MHz系统时钟sysclkout和2kHz系统帧头信号sysfpout;②给其他网元设备提供2.048MHz的外同步输出基准时钟ext_clk_out。

  该芯片需要外部输入一路19.44MHz的本地时钟,通过FPGA的内部PLL(锁相环1)倍频后得到311.04MHz高速时钟,作为芯片内部数字锁相环的工作时钟。当所有参考源丢失时,为保证SEC仍然能够输出高质量的时钟,本地时钟一般采用高稳定度的温补晶振(TCXO)或者恒温晶振(OCXO)提供。

  该芯片还提供微处理器接口,用于各数字锁相环的参考源选择、工作模式的设置以及芯片内部工作状态的查询。

  1.1 系统时钟的设计实现

  从图1可以看出,芯片输出的系统时钟sysclkout,主要由一路全数字锁相环(ADPLL)[4]、主备互锁模块(实际上也是一路ADPLL)和FPGA的内部PLL (锁相环2)共同完成。

  该芯片可以从输入时钟中任选1路作为参考时钟进行跟踪。应用该芯片时,用户通过微处理器接口设置参考源的优先级表(Priority table)后,芯片便可根据参考源的质量等级自动选择最优的参考源进行锁相跟踪。

  在TSP8500芯片中设计的ADPLL和其他类型的锁相环结构基本一致,主要由鉴相器、逻辑滤波器和数控时钟产生器三部分组成。SEC要求在保持模式下仍然能够输出高质量的时钟,所以在用于产生系统时钟的ADPLL中,增加了保持数据模块。

  系统时钟工作在跟踪模式时,通过ADPLL环路实现输出系统时钟和参考时钟的同步。同时,将频率控制字数据保存在FPGA内部自带的RAM中(即图1中的保持数据模块)。当所有参考源丢失时,SEC进入保持工作模式,芯片将保持数据模块中保存的频率数据按先进后出的方式取出,对数控时钟产生器进行控制,保证了系统时钟在保持模式下仍然能够输出高质量的时钟。

[1] [2] [3]

关键字:FPGA  SDH  SEC  Altera  TSP8500

编辑:小甘 引用地址:http://www.eeworld.com.cn/FPGA/2010/0303/article_995.html
本网站转载的所有的文章、图片、音频视频文件等资料的版权归版权所有人所有,本站采用的非本站原创文章及图片等内容无法一一联系确认版权者。如果本网所选内容的文章作者及编辑认为其作品不宜公开自由传播,或不应无偿使用,请及时通过电子邮件或电话通知我们,以迅速采取适当措施,避免给双方造成不必要的经济损失。
论坛活动 E手掌握
微信扫一扫加关注
论坛活动 E手掌握
芯片资讯 锐利解读
微信扫一扫加关注
芯片资讯 锐利解读
推荐阅读
全部
FPGA
SDH
SEC
Altera
TSP8500

小广播

独家专题更多

迎接创新的黄金时代 无创想,不奇迹
迎接创新的黄金时代 无创想,不奇迹
​TE工程师帮助将不可能变成可能,通过技术突破,使世界更加清洁、安全和美好。
TTI携TE传感器样片与你相见,一起传感未来
TTI携TE传感器样片与你相见,一起传感未来
TTI携TE传感器样片与你相见,一起传感未来
富士通铁电随机存储器FRAM主题展馆
富士通铁电随机存储器FRAM主题展馆
馆内包含了 纵览FRAM、独立FRAM存储器专区、FRAM内置LSI专区三大部分内容。 

夏宇闻老师专栏

你问我答FPGA设计

北京航空航天大学教授,国内最早从事复杂数字逻辑和嵌入式系统设计的专家。

电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2016 EEWORLD.com.cn, Inc. All rights reserved