赛灵思28nm低功耗FPGA将一箭双雕

2010-02-26 22:49:57来源: 电子工程专辑

  尽管FPGA阵营一路高唱凯歌在众多市场赶走了ASIC/ASSP,但是一个最重要的领域——下一代网络的最核心处,仍是大型ASIC/ASSP占了上峰。此外大批量生产时许多用户仍选择由FPGA转向ASIC也是一道难题。此次赛灵思的新一代28nm FPGA推出将可一箭双雕……
  
  尽管FPGA阵营一路高唱凯歌在众多市场赶走了ASIC/ASSP,但是有一个最重要的领域——下一代网络的最核心处,包括在下一代无线基站和下一代100G光纤汇聚网络的最核心的处理器领域,仍是大型ASIC/ASSP占了上峰,因为后者的低功耗,因为后者的强大处理能力。而在目前的工艺下,如果FPGA要做到如大型ASIC一样的处理能力,功耗是绝对不能达到客户要求的。
  
  不过,FPGA厂商赛灵思的这个梦想就快实现了,因为他们携手TSMC已开发出28nm基于高K介电金属电极工艺的最新一代FPGA,在这个最先进的工艺下设计出的FPGA比前代FPGA产品功耗下降50%,并且比竞争对手采用标准28nm工艺的FPGA器件功耗也要下降50%,从而可使他们设计出更大规模的FPGA,同时具有客户要求的低功耗。“赛灵思最新的28nm低功耗FPGA甚至可以作为单个器件支持1Tbps高端交换结构或者单个器件支持400G OTN线卡,直接在有线通信的最核心取代ASIC。” 赛灵思全球高级副总裁兼亚太区执行总裁汤立人表示。这也是赛灵思首次携手TSMC,之前赛灵思的主要代工厂商为UMC,东芝以及三星。赛灵思与TSMC的此次携手,可以说打破了FPGA市场的供应链格局,因为之前赛灵思+UMC,Altera+TSMC已成为业界默认的供应方式,彼此相安多年。此次赛灵思在最新一代工艺上选择TSMC,弃UMC也是不得已而为之,因为在最新一代的工艺研发上,UMC比TSMC要晚一个世代。不过,次此Altera长期合作的亲密伙伴TSMC与自己的劲敌携手,定让其心里不是滋味。最难受的是,TSMC与赛灵思的合作采用了与Altera不一样的工艺。
  
  “客户向赛灵思反映,他们在单个 FPGA 中集成更多功能时,考虑的重要因素就是PCB(印制电路板)级的系统功耗,只有这个问题解决了,才能把此前在大型ASIC或多个 ASSP 上实施的应用转向 FPGA 。降低 FPGA 功耗就相当于简化电源系统要求,降低材料清单 (BOM) 成本,因为低功耗 FPGA 减少了对冷却风扇、散热片及其它电源管理技术的依赖,有助于保持系统冷却。如同所有半导体一样,降低 FPGA 中的晶片温度,自然也会提高器件的可靠性。”汤立人对本刊表示,“在做了大量的分析研究后,我们决定采用这种能大大降低功耗的高K电金属栅电极工艺来实现28nm的FPGA产品,它可使得静态功耗降低一半,同时我们还利用架构的创新(即选择更合适的晶体管和多栅极氧化层技术)降低了动态功耗。这一项目可以说是我们向TSMC主动提出来的,我们一起研发了2年多,将首个在FPGA领域推出。”除了TSMC外,在28nm低功耗工艺方面,赛灵思还将与三星代工合作。
  
  与28nm高介电金属栅电极工艺同时推出的还有赛灵思的另一个创举:统一FPGA架构,这将终结多年来两条不同的FPGA架构带给客户的复杂性,使得客户不论是从高端向低端迁移(比如大批量生产时降成本需求,现在就有用户希望在大批量生产时由Spartan替代Virtex),或者是由低端向高端迁移(功能增加需求)都变得更简单,可大大简化客户在新一代系统器件间的移植。统一架构还能以更低的 IP 开发成本支持响应速度更快、更庞大的生态系统,以及实现 “可插接 IP ”的愿景。这种创新的即插即用IP平台意味着赛灵思及其生态合作伙伴共同开发的 IP技术变得更加简便易用,从而促进了赛灵思通过目标设计平台加速创新、降低成本的战略目标。
  
  “统一架将基于Virtex的ASMBL? 架构来实现。统一架构主要是由于两方面因素推动,一是越来越多Spartan的客户需要更多的I/O,嵌入更多的功能和更高的性能,这已与Virtex的性能接近;二是28nm工艺的开发需要巨大的成本,如果两条架构同时开发需要巨大的投入。统一架构的策略使得成本得到控制。”汤立人解释,“这也正是为什么ASIC/ASSP厂商越来越少的原因,因为他们更是玩不起28nm的工艺,只有极少数销售量巨大的ASIC/ASSP厂商才可能玩得起。”他举例道,比如45nm的工艺上开发一颗ASSP需要投入6100万美元,这也就表示ASSP厂商必须单颗芯片年销售额在3亿美元以上才能收回成本,这种市场机会已很少,除了手机、电视等消费电子市场其它已无可能。
  
  所以,此次赛灵思的新一代28nm FPGA是想一箭双雕:低功耗将助它进入有线/无线通信网络的最核心处,击跨ASIC的最后一个堡垒;而统一架构则是要在大批量出货的市场,让客户在采用FPGA设计后,批量生产时不再转向ASIC,直接转向低端的、成本优惠的FPGA,食到最后的胜利果实。

关键字:赛灵思  FPGA  28nm  低功耗  ASIC  ASSP

编辑:冀凯 引用地址:http://www.eeworld.com.cn/FPGA/2010/0226/article_987.html
本网站转载的所有的文章、图片、音频视频文件等资料的版权归版权所有人所有,本站采用的非本站原创文章及图片等内容无法一一联系确认版权者。如果本网所选内容的文章作者及编辑认为其作品不宜公开自由传播,或不应无偿使用,请及时通过电子邮件或电话通知我们,以迅速采取适当措施,避免给双方造成不必要的经济损失。
论坛活动 E手掌握
微信扫一扫加关注
论坛活动 E手掌握
芯片资讯 锐利解读
微信扫一扫加关注
芯片资讯 锐利解读
推荐阅读
全部
赛灵思
FPGA
28nm
低功耗
ASIC
ASSP

小广播

独家专题更多

富士通铁电随机存储器FRAM主题展馆
富士通铁电随机存储器FRAM主题展馆
馆内包含了 纵览FRAM、独立FRAM存储器专区、FRAM内置LSI专区三大部分内容。 
走,跟Molex一起去看《中国电子消费品趋势》!
走,跟Molex一起去看《中国电子消费品趋势》!
 
带你走进LED王国——Microchip LED应用专题
带你走进LED王国——Microchip LED应用专题
 

夏宇闻老师专栏

你问我答FPGA设计

北京航空航天大学教授,国内最早从事复杂数字逻辑和嵌入式系统设计的专家。

电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2016 EEWORLD.com.cn, Inc. All rights reserved