基于FPGA的SoftSerdes设计与实现

2009-12-27 16:18:00来源: 西安电子科技大学

  0 引言

  在高速源同步应用中,时钟数据恢复是基本的方法。最普遍的时钟恢复方法是利用数字时钟模块(DCM)产生的多相位时钟对输入的数据进行过采样。但是由于DCM的固有抖动,在频率很高时,利用DCM作为一种数据恢复的方法并不一定合适。DCM的这种附加抖动会引起数据有效窗口的相应减小,这样就会限制高速电路的性能。常用的串行I/O技术需要时钟数据恢复(CDR)技术,而CDR技术需要模拟的PLL,其局限性是低噪声容限、高功率损耗及严格的PCB布局布线要求。基于对上述缺点的考虑,本文介绍了一种异步数据捕获技术,它不使用DCM就可以实现数据恢复,所以能获得更高的速度和性能。

  1 设计原理与实现方案

  基于FPGA实现SoftSerdes主要由四部分构成:时钟产生单元、数据抽样延迟线、数据恢复状态机和输出弹性缓冲器。图1所示是SoftSerdes的实现原理图。SoftSerdes基本的实现过程是用一个双倍数据率(DDR)全局抽样时钟对多抽头延时线的延时数据进行抽样,它由数据恢复状态机利用边沿信息不断的从多抽头延时线中选择有效抽样,然后把正确的抽样送给输出弹性缓冲器。

SoftSerdes的实现原理图

  1.1 时钟产生单元

  用一个320 MHz的时钟可在双边沿抽样数据并驱动数据恢复状态机。对320 MHz时钟进行5分频得到的64 MHz时钟可作为串并转换和并串转换并的行数据的读写时钟。

  1.2数据抽样延迟线

  抽样延时线的构成如图2所示。对每个通道的输人数据均可利用8抽头的延迟线进行异步抽样。DDR操作时,每个通道有两路延迟线:一个用来在上升沿抽样;另一个用来在下降沿抽样。每条延迟线都由8个配置为反相器的查找表构成,这样既可保证上升和下降时间的对称,也能保证抽样数据之间的规则分布。但应注意:输入单元的输入节点必须以很小的skew到达两条延迟线。

抽样延时线的构成

  基于两种基本的时序约束的时序分析决定了抽头延时和延时链的长度,抽样延时线的时序分析如图3所示。而时序约束分最好情况和最坏情况:最好情况的时序约束是整个延迟线的最小值必须大于数据总的抖动数,这个约束决定了抽头的个数;而最坏情况的时序约束是其最大的抽头延时值必须小于数据的有效窗口,这个约束决定了延迟线的构成。

[1] [2] [3]

关键字:FPGA  SoftSerdes  时钟数据恢复  高速源同步

编辑:小甘 引用地址:http://www.eeworld.com.cn/FPGA/2009/1227/article_874.html
本网站转载的所有的文章、图片、音频视频文件等资料的版权归版权所有人所有,本站采用的非本站原创文章及图片等内容无法一一联系确认版权者。如果本网所选内容的文章作者及编辑认为其作品不宜公开自由传播,或不应无偿使用,请及时通过电子邮件或电话通知我们,以迅速采取适当措施,避免给双方造成不必要的经济损失。
论坛活动 E手掌握
微信扫一扫加关注
论坛活动 E手掌握
芯片资讯 锐利解读
微信扫一扫加关注
芯片资讯 锐利解读
推荐阅读
全部
FPGA
SoftSerdes
时钟数据恢复
高速源同步

小广播

独家专题更多

迎接创新的黄金时代 无创想,不奇迹
迎接创新的黄金时代 无创想,不奇迹
​TE工程师帮助将不可能变成可能,通过技术突破,使世界更加清洁、安全和美好。
TTI携TE传感器样片与你相见,一起传感未来
TTI携TE传感器样片与你相见,一起传感未来
TTI携TE传感器样片与你相见,一起传感未来
富士通铁电随机存储器FRAM主题展馆
富士通铁电随机存储器FRAM主题展馆
馆内包含了 纵览FRAM、独立FRAM存储器专区、FRAM内置LSI专区三大部分内容。 

夏宇闻老师专栏

你问我答FPGA设计

北京航空航天大学教授,国内最早从事复杂数字逻辑和嵌入式系统设计的专家。

电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2016 EEWORLD.com.cn, Inc. All rights reserved