对基于FPGA的作战系统时统的研究与设计

2009-12-23 23:21:20来源: 中国船舶重工集团公司江苏自动化研究所

  O 引言

  作战系统时间的统一同步(时统)的重要性越来越得到重视,只有保证整个系统处在同一时间的基准上,才能实现真正意义上的以网络为中心的信息战、以精确制导武器系统对抗和以协同作战方式为主的现代化战争。另外由于不同的作战系统对时统有着不同要求,因此对时统接收处理模块(简称时统模块)有着较高要求。利用FPGA的强大功能及灵活性设计的时统模块能够很好地实现以上要求。

  FPGA为大规模可编程逻辑器件,具有编程方便、集成度高、速度快等特点,可反复编程、擦除、使用,在不改变硬件设计的情况下,可实现不同的功能需求。在FPGA中可完成各种时统功能设计。

  1 原理

  目前时统模块主要应用于Compact PCI(CPCI)系统,因此该时统模块为CPCI总线模块。其主要由总线桥接电路、FPGA、外围接口电路部分组成,如图1所示。接口电路采用MAXl490实现对时统输入信号(授时信号)的接收及转换。将差分信号转换成TTL电平信号提供给FPGA处理,另外将FPGA输出的TTL电平信号转换成差分信号作为时统信号提供给其它设备。

时序模块原理框图

  桥接电路采用PCI9052,实现CPCI总线到局部总线的过渡,并将中断信号通过CPCI总线的中断信号线送给CPU主板。CPU主板收到时统模块的中断请求后,做出响应,系统软件根据中断响应输出时间信息。

  FPGA选用Altera公司MAX70O0S系列中的EPM7256SRl208—10,这是工业界中速度最快的高集成度可编程逻辑器件,具有5000个可用门和1256个宏单元,可满足设计需要。设计中,FPGA实现了对TTL电平时统信号的各种处理,主要包括中断控制、信号输出、守时、时间精度等功能。见图2所示。

FPGA实现了对TTL电平时统信号的各种处理

  下面具体介绍FPGA内部各主要功能的设计。

[1] [2] [3] [4]

关键字:FPGA  作战系统  时统

编辑:小甘 引用地址:http://www.eeworld.com.cn/FPGA/2009/1223/article_870.html
本网站转载的所有的文章、图片、音频视频文件等资料的版权归版权所有人所有,本站采用的非本站原创文章及图片等内容无法一一联系确认版权者。如果本网所选内容的文章作者及编辑认为其作品不宜公开自由传播,或不应无偿使用,请及时通过电子邮件或电话通知我们,以迅速采取适当措施,避免给双方造成不必要的经济损失。
论坛活动 E手掌握
微信扫一扫加关注
论坛活动 E手掌握
芯片资讯 锐利解读
微信扫一扫加关注
芯片资讯 锐利解读
推荐阅读
全部
FPGA
作战系统
时统

小广播

独家专题更多

富士通铁电随机存储器FRAM主题展馆
富士通铁电随机存储器FRAM主题展馆
馆内包含了 纵览FRAM、独立FRAM存储器专区、FRAM内置LSI专区三大部分内容。 
走,跟Molex一起去看《中国电子消费品趋势》!
走,跟Molex一起去看《中国电子消费品趋势》!
 
带你走进LED王国——Microchip LED应用专题
带你走进LED王国——Microchip LED应用专题
 

夏宇闻老师专栏

你问我答FPGA设计

北京航空航天大学教授,国内最早从事复杂数字逻辑和嵌入式系统设计的专家。

电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2016 EEWORLD.com.cn, Inc. All rights reserved