基于CycloneII系列FPGA的DDFS信号源实现

2009-12-15 08:59:10来源: 山西电子技术

  0 引言

  在电子信息领域,函数发生器(信号源)是通用的设备。近年来电子信息技术的飞速发展,使得各领域对信号源的要求在不断提高。不但要求其频率稳定度和准确度高,要求频率改变的方便性,而且还要求可以产生任意波形,输出不同幅度的信号等。而实现频率合成方法有许多种,但基本上可以归纳为直接频率合成和间接频率合成两大类方法。采用传统的频率合成技术要实现上述要求,几乎是不可能的。DDFS技术是自21世纪70年代出现的一种新型的直接频率合成技术。DDFS技术是在信号的采样定理的基础上提出来的,从“相位”的概念出发,进行频率合成,不但可利用晶体振荡的高频率稳定度、高准确度,且频率改变方便,转换速度快,便于产生任意波形等,因此,DDFS技术是目前高精密度信号源的核心技术。目前已有专用的DDFS芯片,如美国AD公司的AD9850等可用于DDS信号源的开发,但其成本较高。本设计将采用DDFS技术,在FPGA上进行信号源的设计,其成本大大降低,且设计灵活方便,易于各种功能的扩展等。

  1 DDFS技术原理

  DDFS技术的原理:将对正弦等各种信号的采样量化数据存入ROM存储器中,在时钟的控制下,依次或隔一定步进读取ROM中的数据,再通过D/A转换芯片及后级的低通滤波器来实现频率合成的一种方法。其原理框图如图1所示。其主要的组成部分包括:相位累加器(也可理解为ROM存储单元的读地址发生单元)、正弦信号采样量化数据存储ROM表、D/A转换及低通滤波器。

原理框图

  DDFS参数计算:DDFS的主要参数包括正弦信号的采样点数,最高输出频率fomax,最低输出频率fomax及频率分辨率△fo等。根据DDFS原理可知,在时钟控制下将所有ROM存储数据依次读出,则输出的信号周期最长Tomax=NTc,即输出频率最低为fomax;只读出两个点(∏/2和3∏/2)的采样数据,则输出的信号周期最短Tomin=2Tc,即输出频率最高为fomax。其中Tc为时钟周期。相应计算如下。

  (1)输出信号频率通式:fo=Sfc/2n,其中2n为采样点个数N,故可知n为采样后ROM的地址位数;其中S为步进长度,即每S个地址取一个采样点;

  (2)输出最低频率公式

  (3)输出最高频率公式虽然根据奈奎斯特采样定理,一个周期采样两个点即可保证信号的频谱信息不丢失,但为了输出信号滤波后失真较小,一个周期至少采样8个点;故可知S的取值范围应该为1~2n-3;

  (4)频率分辨率△fo:△fo=fc/2n,与最低频率一致。

  2 DDFS的FPGA实现的参数计算

  本设计充分利用CycloneII系列FPGA芯片EP2C35的片上资源来实现一个基于DDFS的正弦信号源。由于此芯片的片上可用ROM单元为483,840位二进制,因此,片上ROM资源只能够存储215(32768)个8位二进制采样点的数据。

  (1)ROM资源优化:由于是正弦信号,因此只要采样其(0,n/2)区间上的函数值,即可根据其周期性及对称性,求出其他区间上的相应的函数值。故,虽然片上资源只能存储215(32768)个8位二进制数据,但利用正弦信号的对称性,可实现217点采样。由于正弦信号在(n~2n)间为负值,因此输出函数值时,需要进行补码转换;

  (2)地址位长度:ROM的寻址地址为15位二进制数;

  (3)步进位长度:步进最大应为217/23=214,即步进为14位的二进制数;

  (4)相位控制字:相位是指读取数据时,应该属于(0,2n)上的哪个区间,由于共有4个不同的区间。故可采用2位的二进制数来标识;不同的相位区间,决定着地址的读取方向及输出函数值是否取补码运算;

  (5)任意波形的产生:要产生任意波形,可利用任意波形如矩形脉冲、三角波、锯齿波等的傅利叶级数分解表达式,取其前有限次(如10次)谐波进行求和并存入指定的RAM单元,再依次读出数据,即可产生任意的信号。也可以将相应波形的数据进行采样,存入ROM中,按一定步进进行读取。通过以上分析,在充分利用片上存储单元,不扩展外部存储器,地址时钟为10 MHz的基础上,可得频率分辨率为△f=78 Hz,输出信号最高频率(一个周期最少采样8个点)为fomax=fc/8=1.25 MHz;输出信号最低频率为fomin=Sfc/2n|s=1=fc/217=78 Hz。若采样点达到232个及以上,频率分辨率可以做到0.015 Hz,达到mHz量级。可见利用Cyclone II系列芯片设计出性能优良的信号源。

[1] [2] [3]

关键字:CycloneII  FPGA  DDFS信号源

编辑:小甘 引用地址:http://www.eeworld.com.cn/FPGA/2009/1215/article_858.html
本网站转载的所有的文章、图片、音频视频文件等资料的版权归版权所有人所有,本站采用的非本站原创文章及图片等内容无法一一联系确认版权者。如果本网所选内容的文章作者及编辑认为其作品不宜公开自由传播,或不应无偿使用,请及时通过电子邮件或电话通知我们,以迅速采取适当措施,避免给双方造成不必要的经济损失。
论坛活动 E手掌握
微信扫一扫加关注
论坛活动 E手掌握
芯片资讯 锐利解读
微信扫一扫加关注
芯片资讯 锐利解读
推荐阅读
全部
CycloneII
FPGA
DDFS信号源

小广播

独家专题更多

富士通铁电随机存储器FRAM主题展馆
富士通铁电随机存储器FRAM主题展馆
馆内包含了 纵览FRAM、独立FRAM存储器专区、FRAM内置LSI专区三大部分内容。 
走,跟Molex一起去看《中国电子消费品趋势》!
走,跟Molex一起去看《中国电子消费品趋势》!
 
带你走进LED王国——Microchip LED应用专题
带你走进LED王国——Microchip LED应用专题
 

夏宇闻老师专栏

你问我答FPGA设计

北京航空航天大学教授,国内最早从事复杂数字逻辑和嵌入式系统设计的专家。

电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2016 EEWORLD.com.cn, Inc. All rights reserved