基于NCO IP core的Chirp函数实现设计

2009-12-02 22:01:59来源: 董亮 汪敏 高亦菲 高冠男

  0 引 言

  IP就是知识产权核或者知识产权模块的意思。在EDA技术和开发领域具有十分重要的作用,在半导体产业中IP定义为用于ASIC或FPGA/CPLD中预先设计好的电路功能模块。IP可以分为软IP,固IP和硬IP三种。

  随着电子系统的越来越复杂,PLD设计的越来越庞大,这就增加了市场对IP核的需求,各大FPGA/CPLD厂商陆续推出了许多IP核。例如:FIR(有限冲击响应)数字滤波器core;FFT(快速傅里叶变换)core,NCO(数控振荡器)core等,在设计中如果使用了这些知识产权核可以大大简化 FPGA/CPLD的设计,加速设计速度,缩短研发周期,并且较之于开发者自己的设计程序,这些IP有更好的运算精度、速度、SFDR参数、SNR参数等,达到良好的效果!

  由于电磁波在传输过程中,经过色散介质,如不均匀的波导经过高空电离层时会发生色散现象。Chirp函数在射电天文信号的消色散处理中发挥着重要的作用,研究在FPGA中实现Chirp函数是基于FPGA的射电宇宙信号处理的重要组成部分。如图1所示。

基于FPGA的射电宇宙信号处理

  该设计就是通过实时的改变NCO IP core的输入频率控制字的办法,数控频率输出的办法实现Chirp函数。

  1 系统总体设计

  Chirp函数根据输出频率的递变规律一般分为两种:线性Chirp函数和非线性Chirp函数,以下是两种Chirp函数在频域上的表现如图2,图3所示。

两种Chirp函数在频域上的表现

  从图2,图3可以看出Chirp函数的频率输出与时间的f-t关系可以总结为:

  对于线性Chirp函数:

  在连续域时间域内有关系式:

Chirp函数的频率输出与时间的f-t关系
  
式中:k为常数;f0为初始输出频率;t为连续时间。

  在离散时间域有关系式:

线性Chirp函数
  
式中:k为常数;f0为初始输出频率;n为采样点。

  对于非线性Chirp函数:在连续域时间域内有关系式:

连续域时间域内有关系式
  
式中:f(t)为非线性函数;f0为初始输出频率;t为连续时间。

  在离散时间域有关系式:

在离散时间域有关系式
  
式中:f(n)为非线性函数f0为初始输出频率;n为采样点。由上式可以看出Chirp函数在每一个时刻点具有不同的频率输出,而根据具体的频率变化的需要在每一个时刻点实时的改变其频率控制字是实现Chirp函数的关键。其算法框图如图4所示。

算法框图

[1] [2] [3] [4]

关键字:NCO  IPcore  FPGA  Chirp  函数

编辑:小甘 引用地址:http://www.eeworld.com.cn/FPGA/2009/1202/article_833.html
本网站转载的所有的文章、图片、音频视频文件等资料的版权归版权所有人所有,本站采用的非本站原创文章及图片等内容无法一一联系确认版权者。如果本网所选内容的文章作者及编辑认为其作品不宜公开自由传播,或不应无偿使用,请及时通过电子邮件或电话通知我们,以迅速采取适当措施,避免给双方造成不必要的经济损失。
论坛活动 E手掌握
微信扫一扫加关注
论坛活动 E手掌握
芯片资讯 锐利解读
微信扫一扫加关注
芯片资讯 锐利解读
推荐阅读
全部
NCO
IPcore
FPGA
Chirp
函数

小广播

独家专题更多

富士通铁电随机存储器FRAM主题展馆
富士通铁电随机存储器FRAM主题展馆
馆内包含了 纵览FRAM、独立FRAM存储器专区、FRAM内置LSI专区三大部分内容。 
走,跟Molex一起去看《中国电子消费品趋势》!
走,跟Molex一起去看《中国电子消费品趋势》!
 
带你走进LED王国——Microchip LED应用专题
带你走进LED王国——Microchip LED应用专题
 

夏宇闻老师专栏

你问我答FPGA设计

北京航空航天大学教授,国内最早从事复杂数字逻辑和嵌入式系统设计的专家。

电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2016 EEWORLD.com.cn, Inc. All rights reserved