基于CPCI总线的通用FPGA信号处理板的设计

2009-12-02 21:42:59来源: 西安电子科技大学

  随着雷达信号处理技术的不断发展以及现代国防对雷达技术的需求,系统对雷达信号处理的要求也越来越高,需要实时处理更加庞大的数据。先进的雷达信号处理设备不仅要求性能高、功能多样化,而且要求信号处理设备的研制、装备周期短,能保持与国际先进水平同步发展。因此有必要发展一种可重构、可扩展的通用信号处理系统,能将雷达信号处理模块化、标准化、通用化。这样,一方面可以通过硬件扩展来适应信号处理规模的变化,另一方面可以通过灵活的软件编程来实现各种信号方式和各种复杂算法。FPGA在雷达信号处理中比DSP更具有优势,主要体现在以下几点:(1)专用设计的硬件电路实现数字信号处理算法可以最大限度地利用其并行性,可以达到比采用DSP处理器串行运算高得多的运算性能,实时性更强;(2)一些新型的FPGA可以实现大量的片内RAM,可以在传统的DSP系统不能达到的高数据率下实现数据的传输和存储等操作;(3)功耗更低。文中采用Ahera公司最新、具有最佳性能、最大密度和最低功耗的高端FPGA StratixⅢ设计了基于CPCI总线的通用FPGA信号处理板,并在某雷达系统中进行了实际应用。

  1 系统实现

  系统可以同时对8路模拟信号进行处理,也可以同时对8路数字信号进行处理,两种工作模式通过外部控制信号来进行自适应选择,系统框图,如图1所示。

系统框图

  选用Altera公司65 nm工艺的高端FGPA产品StratixⅢ系列的EP3SE1 10F1 152C4,StratixⅢ在功耗、性能、易用性和成本等4大方面均有改善,其中可编程功耗技术能够在大幅降低功耗的同时达到高性能要求。与前一代90 nm工艺的Stratix II器件相比,硬件体系结构提升和Quartus II软件改进使StratixⅢ功耗降低了50%,同时性能提高25%,密度则是前者的两倍。每一片EP3SE110F1 152C4同时对两路信号进行实时处理,它内含448个18×18的定点硬件乘法器,85 200个自适应逻辑单元,以及8 MB的内嵌RAM,如此丰富的硬件资源使得利用FPGA来实现雷达信号处理成为了可能,系统硬件总体结构,如图2所示。

系统硬件总体结构

  8路模拟信号通过8路A/D送到FPGA,8路数字信号通过CPCI接口送到FPGA进行信号处理,控制信号通过CPCI接口送到FPGA。信号处理的结果通过PCI9054送到CPCI接口,直接在计算机上对数据进行分析和处理,通过CPCI接口把数据送到后端进行信号处理,同时通过两路D/A观察和分析。

[1] [2] [3] [4]

关键字:CPCI总线  FPGA  信号处理板  雷达

编辑:小甘 引用地址:http://www.eeworld.com.cn/FPGA/2009/1202/article_832.html
本网站转载的所有的文章、图片、音频视频文件等资料的版权归版权所有人所有,本站采用的非本站原创文章及图片等内容无法一一联系确认版权者。如果本网所选内容的文章作者及编辑认为其作品不宜公开自由传播,或不应无偿使用,请及时通过电子邮件或电话通知我们,以迅速采取适当措施,避免给双方造成不必要的经济损失。
论坛活动 E手掌握
微信扫一扫加关注
论坛活动 E手掌握
芯片资讯 锐利解读
微信扫一扫加关注
芯片资讯 锐利解读
推荐阅读
全部
CPCI总线
FPGA
信号处理板
雷达

小广播

独家专题更多

迎接创新的黄金时代 无创想,不奇迹
迎接创新的黄金时代 无创想,不奇迹
​TE工程师帮助将不可能变成可能,通过技术突破,使世界更加清洁、安全和美好。
TTI携TE传感器样片与你相见,一起传感未来
TTI携TE传感器样片与你相见,一起传感未来
TTI携TE传感器样片与你相见,一起传感未来
富士通铁电随机存储器FRAM主题展馆
富士通铁电随机存储器FRAM主题展馆
馆内包含了 纵览FRAM、独立FRAM存储器专区、FRAM内置LSI专区三大部分内容。 

夏宇闻老师专栏

你问我答FPGA设计

北京航空航天大学教授,国内最早从事复杂数字逻辑和嵌入式系统设计的专家。

电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2016 EEWORLD.com.cn, Inc. All rights reserved