用PLD实现高可用性系统的热插拔和加电顺序保护

2009-11-22 15:17:31来源: 21ic

  互联网的繁荣和无线通讯及存储行业的发展使得实时数据通讯量成指数级增长。数据通讯量的急剧增加使系统可用性显得更加关键,因为系统即使停一秒钟也意味着将产生巨大的影响,并将减少运营商的收入。为了使系统的宕机时间为零,可以将系统设计成可热插拔的形式。热插拔是指系统在正常运行时可以从背板上插入或取出电路板,而不会对主系统的正常工作产生影响。热插拔也称为热切换(hot swap)或热插入。

  快速发展的半导体工艺技术使支持热插拔的设计更趋复杂,因为工艺尺寸越来越小,IC的工作电压也越来越低,而且不同的I/O标准需要不同的电平。当前的PCB板上大多都有工作电压分别为5.0V、3.3V、2.5V、1.8V、1.5V和1.2V的器件,要使系统能正常工作必须保证每个器件正确的加电顺序,然而这通常具有一定难度。

  由于FPGA能提供更多逻辑、更高复杂程度以及成本降低,在系统级可编程芯片(SoPC)应用中,可编程逻辑器件(PLD)在市场上得到了广泛的认同。FPGA已经融入到通讯、网络和存储应用的数据通道中。由于热插拔对保证系统的不间断工作很重要,因此这些系统在使用PLD时,也要求可以进行热插拔。

  要支持热插拔,PLD器件的设计必须满足以下要求:

  1. 器件在加电以前可以被驱动,并且不能对器件本身造成损害。

  2. 在加电以前及加电的过程中不能排斥器件。

  3. 外部输入到器件I/O管脚的信号不能通过器件的内部通道对器件的VCCIO和VCCINT电源产生激励。

  PLD热插拔的基本原理是在加电(VCCINT或任何VCCIO电源)或关电过程中关断输出缓冲。当VCCINT或VCCIO低于阈值电压时,热插拔电路都会产生一个内部的HOTSCKT信号,HOTSCKT信号将关断输出缓冲,以便确保没有直流电流通过管脚(不包括通过弱上拉电阻的漏电流)(见图1)。

Altera PLD热插拔的实现原理框图

  当VCC非常缓慢地升高时,在发出加电复位(POR)信号和FPGA器件配置完成后,VCC电压甚至还相对较低。如果热插拔电路在管脚CONF_DONE、nSTATUS和nCEO上实现时,它也不会有响应,因为在这样低的VCC电压下,输出缓冲不会从热插拔电路设定的状态翻转。要解决这个问题,需要去除这些管脚的热插拔特性,确保管脚CONF_DONE、nSTATUS及nCEO在配置的过程中可以工作。

  图1所示是Altera PLD热插拔的实现原理框图:POR电路监测VCCINT的电压,并保持I/O管脚的三态,直至器件进入用户模式;I/O管脚到VCCIO的弱上拉电阻防止I/O管脚的电压漂移;电压误差控制电路允许I/O脚在VCCIO和/或VCCINT加电前被驱动,同时还防止器件不在用户模式时I/O脚被排斥。热插拔电路还可以在器件加电以前阻止I/O脚外部信号加到内部VCCIO和VCCINT上来。

[1] [2]

关键字:PLD  热插拔  加电顺序保护

编辑:小甘 引用地址:http://www.eeworld.com.cn/FPGA/2009/1122/article_813.html
本网站转载的所有的文章、图片、音频视频文件等资料的版权归版权所有人所有,本站采用的非本站原创文章及图片等内容无法一一联系确认版权者。如果本网所选内容的文章作者及编辑认为其作品不宜公开自由传播,或不应无偿使用,请及时通过电子邮件或电话通知我们,以迅速采取适当措施,避免给双方造成不必要的经济损失。
论坛活动 E手掌握
微信扫一扫加关注
论坛活动 E手掌握
芯片资讯 锐利解读
微信扫一扫加关注
芯片资讯 锐利解读
推荐阅读
全部
PLD
热插拔
加电顺序保护

小广播

独家专题更多

TTI携TE传感器样片与你相见,一起传感未来
TTI携TE传感器样片与你相见,一起传感未来
TTI携TE传感器样片与你相见,一起传感未来
富士通铁电随机存储器FRAM主题展馆
富士通铁电随机存储器FRAM主题展馆
馆内包含了 纵览FRAM、独立FRAM存储器专区、FRAM内置LSI专区三大部分内容。 
走,跟Molex一起去看《中国电子消费品趋势》!
走,跟Molex一起去看《中国电子消费品趋势》!
 

夏宇闻老师专栏

你问我答FPGA设计

北京航空航天大学教授,国内最早从事复杂数字逻辑和嵌入式系统设计的专家。

电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2016 EEWORLD.com.cn, Inc. All rights reserved