基于CPLD的高帧频CMoS相机驱动电路设计

2009-10-28 21:18:13来源: 陈淑丹 汶德胜 杨文才 王宏 关键字:CPLD  高帧频  CMoS  相机驱动电路

  1 引言

  互补金属氧化物半导体(CMOS)图像传感器具有功耗低,集成度高和易于控制等特点,其信噪比,光灵敏度和动态范围等性能可与成熟的电荷耦合器件(CCD)图像传感器相媲美,因此,CMOS图像传感器为发展微型化、数字化和多功化成像器件开辟了新思路。高分辨率高帧频的CMOS图像采集系统在高速运动分析、高速物体追踪及高速变化过程罔像的获取等领域应用广泛。

  2 高帧频COMS相机电子学系统模块

  相机电子学系统包括CMOS图像传感器焦平面板和驱动控制板,原理结构如图1所示。主要功能模块包括:CMOS图像传感器、LD0电源调整电路及滤波电路、时序电路、时钟电路、图像数据接口电路、RS422驱动电路,以及低压差分电路等。

原理结构 

  2.1 焦平面板

  经滤波电路平台输出+5 V二次电源电压,冉经LD0电压调整电路输出+3.3V电压。该电压经滤波后向图像传感器及偏置电路提供电源。

  MT9M413内部集成有10 bit A/D转换器(简称ADC),可直接输出3.3 V的数字信号。时序驱动板CPLD的端口电压为+3.3 V,因此两者之间可直接传输信号,无需电平转换电路。MT9M413含有10个输出通道,数据总线多达100条,因此采用微型板问连接器连接焦平面板和驱动控制板,以减小电路板体积和质量。

  2.2 驱动控制板

  驱动控制板是相机控制系统的核心,其作用主要包括:产生MT9M413的丁作时序;FIF0读写控制;实现间接指令接口RS232(RS422电平);实现图像输出接口(LVDS电平)。驱动控制板的时序信号和控制信号通过FPGA实现,综合考虑速度、器件容量、工作温度、功耗及抗辐射能力等因素,选用Actel公司的APA600型FPGA,该器件内置2个锁相环,I/O电压为+3.3V,内核电压为+2.5 V,属于低功耗器件。

[1] [2] [3] [4]

关键字:CPLD  高帧频  CMoS  相机驱动电路

编辑:小甘 引用地址:http://www.eeworld.com.cn/FPGA/2009/1028/article_781.html
本网站转载的所有的文章、图片、音频视频文件等资料的版权归版权所有人所有,本站采用的非本站原创文章及图片等内容无法一一联系确认版权者。如果本网所选内容的文章作者及编辑认为其作品不宜公开自由传播,或不应无偿使用,请及时通过电子邮件或电话通知我们,以迅速采取适当措施,避免给双方造成不必要的经济损失。

上一篇:Altera增强MAX II系列,拓展其CPLD应用
下一篇:BIST在SoC片上嵌入式微处理器核上的应用

关注eeworld公众号 快捷获取更多信息
关注eeworld公众号
快捷获取更多信息
关注eeworld服务号 享受更多官方福利
关注eeworld服务号
享受更多官方福利
推荐阅读
全部
CPLD
高帧频
CMoS
相机驱动电路

小广播

独家专题更多

东芝在线展会——芯科技智社会创未来
东芝在线展会——芯科技智社会创未来
2017东芝PCIM在线展会
2017东芝PCIM在线展会
TI车载信息娱乐系统的音视频解决方案
TI车载信息娱乐系统的音视频解决方案
汇总了TI汽车信息娱乐系统方案、优质音频解决方案、汽车娱乐系统和仪表盘参考设计相关的文档、视频等资源

夏宇闻老师专栏

你问我答FPGA设计

北京航空航天大学教授,国内最早从事复杂数字逻辑和嵌入式系统设计的专家。

电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2017 EEWORLD.com.cn, Inc. All rights reserved