Actel推出LIBERO IDE 8.6版本

2009-08-13 16:48:43来源: EEWORLD

      爱特公司 (Actel Corporation) 宣布推出Libero® 集成开发环境 (IDE) 8.6版本,继续领跑低功耗设计领域。最新版本的Libero IDE为设计人员提供了数项全新功能,包括使用SmartPower工具和布局布线后 (post-layout) 探针插入功能来进行器件调试,提供更强大的功耗分析功能。SmartPower 8.6版本包括全新的设计分析算法,无需使用传统的VCD (Value Change Dump) 文件,便可进行快速、精确的功耗分析。此外,全新I/O Advisor功能可以确定并建议I/O配置, 以便满足既具有最低功耗又能满足时序约束要求。而新的布局布线后探针插入功能可让设计人员将信号带至封装引脚进行观察,无需在RTL设计中使用Identify Instrument 工具以及完成综合流程,从而实现更高效的设计和调试。

     爱特软件和系统工程副总裁Jim Davis称:“如今,功耗是许多市场和应用的首要设计考虑因素,优先于性能和成本。爱特在IDE 8.6版本提供的增强功能,强化了其用于功耗优化和分析的行业领先解决方案,并通过易于使用的探针插入和信号观察功能,提升了设计周期的效率。”

Libero 8.6 IDE 详解

      在SmartPower工具中,由新的无矢量 (vectorless) 功率估算所提供的功耗结果,其精度接近于由于导入VCD文件而得到的仿真精度,但所用时间则大幅减少。在无仿真数据的情况下,这项功能比传统的缺省翻转率 (default toggle rate) 方法提供了更佳的活动估算能力。

     SmartPower具有 I/O Advisor 功能,用于设计分析并建议替代的可以降低 I/O 功耗的输出负载,驱动强度和摆率。这功能还能够同时报告目前状态和使用建议选项的功耗数据,让设计人员可以轻易确定建议选项对于功耗的影响。设计人员更可以假设 (what-if) 测试场景,以便修改摆率、驱动强度,以及输出负载,从而得到功率和时序之间的最佳平衡。

      在设计调试方面,设计人员可在布局布线之后使用探针插入功能,将探针插入设计之中,然后将信号带至封装引脚以便分析。设计人员更可以增加、编辑和删除探针,以便查看设计中的特定网络或时钟资源。这实时查看信号的功能,极大地提升了设计人员查找逻辑或时序问题的能力。在评测之后,设计人员能够轻易返回之前所储存的初始文件。传统的调试方法却需要设计人员在设计RTL中例化逻辑和探针,然后通过综合和布局布线运行设计,大大增加了调试时间和系统上市时间。

关键字:Actel  IBERO  IDE  8.6版本

编辑:刘志青 引用地址:http://www.eeworld.com.cn/FPGA/2009/0813/article_685.html
本网站转载的所有的文章、图片、音频视频文件等资料的版权归版权所有人所有,本站采用的非本站原创文章及图片等内容无法一一联系确认版权者。如果本网所选内容的文章作者及编辑认为其作品不宜公开自由传播,或不应无偿使用,请及时通过电子邮件或电话通知我们,以迅速采取适当措施,避免给双方造成不必要的经济损失。
论坛活动 E手掌握
微信扫一扫加关注
论坛活动 E手掌握
芯片资讯 锐利解读
微信扫一扫加关注
芯片资讯 锐利解读
推荐阅读
全部
Actel
IBERO
IDE
8.6版本

小广播

独家专题更多

富士通铁电随机存储器FRAM主题展馆
富士通铁电随机存储器FRAM主题展馆
馆内包含了 纵览FRAM、独立FRAM存储器专区、FRAM内置LSI专区三大部分内容。 
走,跟Molex一起去看《中国电子消费品趋势》!
走,跟Molex一起去看《中国电子消费品趋势》!
 
带你走进LED王国——Microchip LED应用专题
带你走进LED王国——Microchip LED应用专题
 

夏宇闻老师专栏

你问我答FPGA设计

北京航空航天大学教授,国内最早从事复杂数字逻辑和嵌入式系统设计的专家。

电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2016 EEWORLD.com.cn, Inc. All rights reserved