Cyclone II和Nios II处理器具低成本性能优势

2009-07-18 17:22:17来源: Altera 关键字:Cyclone  Nios  嵌入式处理器  FPGA

  在其业内领先的低成本Cyclone TM FPGA系列和Nios软核嵌入式处理器成功的基础上,Altera现在推出了第二代产品系列。Cyclone II器件为用户提供更高的逻辑密度和新增硬件性能,比第一代产品成本降低了30%。这些新器件比同类竞争FPGA价格低50%,而速度却提高了50%。此外,Nios II软核嵌入式处理器比最初的Nios处理器功能更强大,而占用的逻辑单元(LE)更少。

  ASIC和ASSP设计的局限性

  当今的设计工程师按照以往的惯例,完成符合性能和特性竞争要求的产品设计,但是同时也面临着更紧迫的预算和市场份额减少的压力。过去,采用 ASIC或者合适的ASSP技术就可以实现满足高级性能需求、最具成本效益的大批量产品设计。ASIC技术曾经是实现最佳性能表现的最低成本途径,但是缺乏设计灵活性,而且产品面市时间较长,开发风险很高。另一方面,ASSP在产品及时面市和保证开发成功上风险较小,但仍旧没有可编程逻辑的灵活性。

  现成的ASSP和微控制器具有逐渐过时的缺点。多数硬件嵌入式处理器随着时间的推移而逐渐过时,并最终被淘汰。结果,采用这种处理器的制造商不得不重新设计硬件,并重新编写软件,耗费了大量的时间和成本。由于采用了新的处理器系列,这种重新设计甚至要求一套全新的指令集,导致更多的时间和资金投入。Altera新一代Nios II等软核嵌入式处理器由于可以在未来的FPGA系列中继续使用,因此有助于改变这种系统逐渐过时的缺点,并确保终端用户的软件代码与多代硬件兼容。

  Altera致力于为用户提供业内领先的可编程逻辑器件(PLD)、强大的嵌入式处理器、多种知识产权(IP)组合以及完善的开发工具套件,使用户能够根据特定系统要求,以最简单的方式,尽快生成符合他们需要的合适设计。同时,Altera特有的灵活性使用户能够轻松的扩展设计性能和特性来满足系统参数的改变,从而避免出现硬件过时的风险。

  Cyclone II和Nios II的优势

  Cyclone器件与第一代Nios处理器一起,实现了最具成本效益的片上可编程系统(SOPC)解决方案。Cyclone II FPGA和Nios II处理器将SOPC带入了更高的等级--使设计人员能够构建与中等密度ASIC和ASSP有效竞争的SOPC设计。这样,设计人员可以在大量的新应用中充分利用可编程逻辑的灵活性、产品及时面市以及成本优势来进行设计,而这些应用在以前完全被ASIC和ASSP技术所统治。Nios II/Cyclone II设计组合能够以每逻辑门$0.35的成本实现完整的嵌入式处理系统,其性能超过100 DMIPS。

  Nios II系列包括:高性能内核(Nios II/f,快速);低成本内核(Nios II/e,经济);性能/成本均衡的内核(Nios II/s,标准)。这三个内核共享一套相同的32比特指令集体系(ISA),与二进制代码百分之百兼容。它们具有单个相同的免版税许可,增强了设计灵活性,同时将成本降到最小。此外,所有内核都可以使用用户指令,使关键软件子程序在Nios II嵌入式处理器的操作控制下,能够在FPGA中运行。这些指令在硬件中运行时需要占有多个时钟周期,而在Nios II处理器应用中,最少只占用一个时钟周期,大大提高了系统性能和数据吞吐量。

  设计流程

  Altera认识到用户,特别是在消费类市场上,面临产品及时面市和产品较短生命周期的压力,因此,Altera开发了整套工具--包括SOPC Builder、Nios II集成设计环境(IDE)和Quartus II开发软件,帮助用户加速硬件和软件的开发,实现完整的基于可编程逻辑的SOPC解决方案。与此同时,具有Nios II许可的用户将收到含有软处理器内核和一套软件工具的开发工具包,用于在Altera? FPGA中进行Nios II设计。

  SOPC Builder是在Altera FPGA中实施IP的关键工具。该系统级工具使用Altera的MegaWizard?技术自动生成Avalon的交换架构,将设计中的不同功能模块连接在一起。SOPC Builder还会生成定制软件开发工具,根据需要为由Nios II处理器控制的功能模块提供合适的软件头文件。采用SOPC Builder使设计人员从手动连接、验证寄存器和存储器映射体系结构等耗时的任务中解脱出来,从而能够将精力集中在如何优化关键系统功能上,因此开发时间会大大缩短。

[1] [2]

关键字:Cyclone  Nios  嵌入式处理器  FPGA

编辑:小甘 引用地址:http://www.eeworld.com.cn/FPGA/2009/0718/article_669.html
本网站转载的所有的文章、图片、音频视频文件等资料的版权归版权所有人所有,本站采用的非本站原创文章及图片等内容无法一一联系确认版权者。如果本网所选内容的文章作者及编辑认为其作品不宜公开自由传播,或不应无偿使用,请及时通过电子邮件或电话通知我们,以迅速采取适当措施,避免给双方造成不必要的经济损失。

上一篇:基于自适应DVFS的SoC低功耗技术研究
下一篇:可重构系统功耗相关的硬件任务调度算法

关注eeworld公众号 快捷获取更多信息
关注eeworld公众号
快捷获取更多信息
关注eeworld服务号 享受更多官方福利
关注eeworld服务号
享受更多官方福利
推荐阅读
全部
Cyclone
Nios
嵌入式处理器
FPGA

小广播

独家专题更多

TI车载信息娱乐系统的音视频解决方案
TI车载信息娱乐系统的音视频解决方案
汇总了TI汽车信息娱乐系统方案、优质音频解决方案、汽车娱乐系统和仪表盘参考设计相关的文档、视频等资源
迎接创新的黄金时代 无创想,不奇迹
迎接创新的黄金时代 无创想,不奇迹
​TE工程师帮助将不可能变成可能,通过技术突破,使世界更加清洁、安全和美好。
TTI携TE传感器样片与你相见,一起传感未来
TTI携TE传感器样片与你相见,一起传感未来
TTI携TE传感器样片与你相见,一起传感未来

夏宇闻老师专栏

你问我答FPGA设计

北京航空航天大学教授,国内最早从事复杂数字逻辑和嵌入式系统设计的专家。

电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2017 EEWORLD.com.cn, Inc. All rights reserved