ISE设计套件11.1版本简介

2009-07-07 11:37:52来源: 电子系统设计

      ISE 设计套件11.1版本(ISE Design Suite 11.1)在为嵌入式DSP和逻辑设计人员提供FPGA设计工具和IP产品方面确立了业界新标准。作为赛灵思目标设计平台战略的一个重要里程碑,最新版ISE 设计套件11.1的推出可支持更简单、更智能的设计方法。这主要是通过以下几个方面的独特组合实现的:

      基于用户群体而优化的多种配置版本 - 赛灵思设计工具和IP提供了四种不同的针对特定领域(或设计人群)优化的版本,提供基于特定领域所熟悉的设计方法,可以大大提高设计人员的生产力。

      改进了Project Navigator 和 System Generator for DSP、Platform Studio (EDK) 和 Core Generator System之间的交互通信 - ISE设计套件能够更好地处理源文件和约束文件,不需要用户的专门干预,在基础工具和领域优化的工具之间提供了更加无缝的设计流程。

      突破性的生产力、功耗和性能优势 - ISE设计套件可将基于Virtex-5 和 Spartan-3 FPGA的设计所需要的开发周期缩短多达50%,动态功耗降低10%,工具运行速度达到原来的两倍。同时还支持先期使用客户现在就可以采用新一代Virtex-6 和 Spartan-6器件基础之上的目标设计平台开始新设计。

      采用业界标准的流动或结点锁定许可证从而提供了更大的灵活性- 新采用的FLEXnet许可管理技术允许流动许可证通过网络在多个用户间方便地共享。这也就意味着多名设计人员组成的团队可以降低其项目成本。FLEXnet许可管理技术实现单个软件许可满足多个不同用户需要。

关键字:ISE设计套件11.1  DSP  FPGA

编辑:小甘 引用地址:http://www.eeworld.com.cn/FPGA/2009/0707/article_661.html
本网站转载的所有的文章、图片、音频视频文件等资料的版权归版权所有人所有,本站采用的非本站原创文章及图片等内容无法一一联系确认版权者。如果本网所选内容的文章作者及编辑认为其作品不宜公开自由传播,或不应无偿使用,请及时通过电子邮件或电话通知我们,以迅速采取适当措施,避免给双方造成不必要的经济损失。
论坛活动 E手掌握
微信扫一扫加关注
论坛活动 E手掌握
芯片资讯 锐利解读
微信扫一扫加关注
芯片资讯 锐利解读
推荐阅读
全部
ISE设计套件11.1
DSP
FPGA

小广播

独家专题更多

迎接创新的黄金时代 无创想,不奇迹
迎接创新的黄金时代 无创想,不奇迹
​TE工程师帮助将不可能变成可能,通过技术突破,使世界更加清洁、安全和美好。
TTI携TE传感器样片与你相见,一起传感未来
TTI携TE传感器样片与你相见,一起传感未来
TTI携TE传感器样片与你相见,一起传感未来
富士通铁电随机存储器FRAM主题展馆
富士通铁电随机存储器FRAM主题展馆
馆内包含了 纵览FRAM、独立FRAM存储器专区、FRAM内置LSI专区三大部分内容。 

夏宇闻老师专栏

你问我答FPGA设计

北京航空航天大学教授,国内最早从事复杂数字逻辑和嵌入式系统设计的专家。

电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2016 EEWORLD.com.cn, Inc. All rights reserved