基于CPLD的并口数据的采集和存储

2009-06-11 15:57:52来源: 现代电子技术

      O 引 言

      在雷达的控制和数据采集系统中通常采用并行数据总线方式进行控制信号传输和数据交换。在以往的设计中,大量使用中小规模集成电路及分立元件搭建总线数据采集和控制功能模块,不仅占用较大的印制板面积,而且设计工作量大,时序控制复杂,采集速度不理想。

      将CPLD应用到该系统的设计中可以有效地解决上述问题。CPLD可以实现许多中小规模集成电路的功能,因此可以有效地减少印制板上功能模块的面积,同时减少系统体积。利用CPLD的在线编程和仿真功能可以模拟系统各类信号的时序,大大提高设计效率。

      l 系统硬件结构

      为了实现高速数据处理与数据传送,系统采用CP—CI总线接口形式。该设计方案为雷达系统提供了两路并行数据总线接口。其中一路并口由CPLD控制,将存储空间中系统已经准备好的数据发送给雷达;另一路用于接收雷达传回的回波信号,并由CPLD控制放到存储空间中去。系统设计框图如图1所示。

      1.1 CPCI总线接口

      CPCI总线接口兼顾了PCI总线的高速度,同时丢弃了金手指式互连方式,而改用2 mm密度的针孔连接器,提高了系统的可靠性,增强了负载能力。在工业领域已经得到广泛应用。

      总线接口电路采用PLX公司的高性能接口芯片PCI9054。它采用了先进的PLX数据管道结构技术,是32 b,33 MHz的PCI总线控制器。其主要特性如下:

      支持主/从两种访问方式,其峰值传输速率可达133 MB/s;提供了2个独立的可编程DMA控制器,每个通道均支持块和分散/集中的DMA方式;局部总线速率高达50 MHz,局部总线的时钟可以由外部提供,且该时钟可以与:PCI的时钟同步;内部有6种可编程的FIFO,以实现零等待突发传输及局部总线和PCI:总线之间的异步操作。

      系统启动的时候,在系统配置的周期内,PCI9054从配置E2PROM中读人配置信息完成初始化。这里采用NS93CS56完成对PCI9054的初始化配置。

[1] [2] [3] [4] [5]

关键字:刘彩霞  贺占庄

编辑:小甘 引用地址:http://www.eeworld.com.cn/FPGA/2009/0611/article_637.html
本网站转载的所有的文章、图片、音频视频文件等资料的版权归版权所有人所有,本站采用的非本站原创文章及图片等内容无法一一联系确认版权者。如果本网所选内容的文章作者及编辑认为其作品不宜公开自由传播,或不应无偿使用,请及时通过电子邮件或电话通知我们,以迅速采取适当措施,避免给双方造成不必要的经济损失。
论坛活动 E手掌握
微信扫一扫加关注
论坛活动 E手掌握
芯片资讯 锐利解读
微信扫一扫加关注
芯片资讯 锐利解读

小广播

独家专题更多

富士通铁电随机存储器FRAM主题展馆
富士通铁电随机存储器FRAM主题展馆
馆内包含了 纵览FRAM、独立FRAM存储器专区、FRAM内置LSI专区三大部分内容。 
走,跟Molex一起去看《中国电子消费品趋势》!
走,跟Molex一起去看《中国电子消费品趋势》!
 
带你走进LED王国——Microchip LED应用专题
带你走进LED王国——Microchip LED应用专题
 

夏宇闻老师专栏

你问我答FPGA设计

北京航空航天大学教授,国内最早从事复杂数字逻辑和嵌入式系统设计的专家。

电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2016 EEWORLD.com.cn, Inc. All rights reserved