PCB上FPGA的同步开关噪声分析

2009-05-19 11:21:18来源: 电子工程专辑

      如今CMOS技术让一块FPGA器件可以拥有多个I/O接口。同时,近几年,低功耗已开始成为高速I/O接口的主流概念。降低功耗最有效的途径就是降低电压,而电压降低就会导致I/O接口所允许的噪声余量变小。因此,对FPGA用户而言,量化芯片、封装和PCB环境下的系统级同步开关噪声(SSN)就显得十分必要。

      本文对SSN进行了系统性介绍,着重介绍由FPGA输出缓冲导致的SSN。这种噪声一般被称作同步开关输出噪声(SSO),与输入缓冲导致的SSN不同。本文介绍了系统级SSO的成因,并提出了一种分层的系统级SSO建模方法。同时,本文还讲解了如何将SSO模型与频域和时域测量相关联,并给出了几种减小SSO的PCB设计方法。

      系统级SSO的形成机制

      带FPGA的PCB是一个复杂的系统,可将其分为包含有源电路的晶片部分、带有嵌入式无源器件的支撑走线的封装部分,和为FPGA与外部提供连接的电路板部分。在此类系统中,要想弄清芯片内部的噪声特性很困难。因此,对与FPGA相连的PCB走线近端和远端的SSO进行量化就显得很有价值。造成SSO的主要有两大因素:电源分配网(PDN)的阻抗和开关I/O之间的互感耦合。

      从系统的角度来说,PDN中包含晶片级、封装级和板卡级的组件,这些组件共同为CMOS电路供电。当一定数量的CMOS输出驱动电路同时打开时,就会有很大电流瞬间涌入PDN的感性电路元件中,从而产生一个delta-I压降。互连结构产生寄生电感,例如球栅阵列封装上的电源焊球和PCB中的电源过孔。这种快速变化的电流还会在电源/接地平面对之间激励起放射状的电磁波,电磁波从PCB的平面边缘反射回来,在电源/接地平面之间产生谐振,从而导致电压波动。

[1] [2] [3] [4]

关键字:Simultaneous  Switching  Noise  SSN  同步开关噪声

编辑:小甘 引用地址:http://www.eeworld.com.cn/FPGA/2009/0519/article_611.html
本网站转载的所有的文章、图片、音频视频文件等资料的版权归版权所有人所有,本站采用的非本站原创文章及图片等内容无法一一联系确认版权者。如果本网所选内容的文章作者及编辑认为其作品不宜公开自由传播,或不应无偿使用,请及时通过电子邮件或电话通知我们,以迅速采取适当措施,避免给双方造成不必要的经济损失。
论坛活动 E手掌握
微信扫一扫加关注
论坛活动 E手掌握
芯片资讯 锐利解读
微信扫一扫加关注
芯片资讯 锐利解读
推荐阅读
全部
Simultaneous
Switching
Noise
SSN
同步开关噪声

小广播

独家专题更多

迎接创新的黄金时代 无创想,不奇迹
迎接创新的黄金时代 无创想,不奇迹
​TE工程师帮助将不可能变成可能,通过技术突破,使世界更加清洁、安全和美好。
TTI携TE传感器样片与你相见,一起传感未来
TTI携TE传感器样片与你相见,一起传感未来
TTI携TE传感器样片与你相见,一起传感未来
富士通铁电随机存储器FRAM主题展馆
富士通铁电随机存储器FRAM主题展馆
馆内包含了 纵览FRAM、独立FRAM存储器专区、FRAM内置LSI专区三大部分内容。 

夏宇闻老师专栏

你问我答FPGA设计

北京航空航天大学教授,国内最早从事复杂数字逻辑和嵌入式系统设计的专家。

电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2016 EEWORLD.com.cn, Inc. All rights reserved