datasheet

采用创新降耗技术应对FPGA静态和动态功耗的挑战

2009-04-24 11:50:18来源: Altera公司 关键字:FPGA  动态功耗  Stratix

      传统上,数字逻辑并不耗费大量静态功耗,但随着工艺节点的不断精微,这一情况在发生显著变化。现在,随着工艺尺度的不断缩微,数字逻辑中的漏电流成为FPGA的主要挑战。因在65nm工艺节点静态功耗会显著增加,所以,若不采取降耗措施,则功耗将成为一个关键问题。因各种原因导致的漏电流的增加,静态功耗将会显著增加(图1)。

      功耗由静态功耗和动态功耗组成。静态功耗是FPGA在被编程目标文件(.pof)编程时、但时钟不工作的状态下所需的功耗。数字和模拟逻辑都消耗静态功耗。在模拟系统中,静态功耗主要包括由其接口模拟电路的静态电流决定的功耗(图2和表)。

      动态功耗是当器件工作时增加的功耗,它由切换信号及容性负载的充放电引起。影响动态功耗的主要变量是电容充电、工作电压和时钟频率(图3)。

[1] [2] [3] [4] [5]

关键字:FPGA  动态功耗  Stratix

编辑:小甘 引用地址:http://www.eeworld.com.cn/FPGA/2009/0424/article_575.html
本网站转载的所有的文章、图片、音频视频文件等资料的版权归版权所有人所有,本站采用的非本站原创文章及图片等内容无法一一联系确认版权者。如果本网所选内容的文章作者及编辑认为其作品不宜公开自由传播,或不应无偿使用,请及时通过电子邮件或电话通知我们,以迅速采取适当措施,避免给双方造成不必要的经济损失。

上一篇:Virtex-6和Spartan-6获低功耗创新设计奖
下一篇:如何定义RFID标签和读卡器

关注eeworld公众号 快捷获取更多信息
关注eeworld公众号
快捷获取更多信息
关注eeworld服务号 享受更多官方福利
关注eeworld服务号
享受更多官方福利

网友正在学习IC视频

推荐阅读
全部
FPGA
动态功耗
Stratix

小广播

独家专题更多

东芝在线展会——芯科技智社会创未来
东芝在线展会——芯科技智社会创未来
2017东芝PCIM在线展会
2017东芝PCIM在线展会
TI车载信息娱乐系统的音视频解决方案
TI车载信息娱乐系统的音视频解决方案
汇总了TI汽车信息娱乐系统方案、优质音频解决方案、汽车娱乐系统和仪表盘参考设计相关的文档、视频等资源

夏宇闻老师专栏

你问我答FPGA设计

北京航空航天大学教授,国内最早从事复杂数字逻辑和嵌入式系统设计的专家。

电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2018 EEWORLD.com.cn, Inc. All rights reserved