赛灵思：用FPGA构建功耗优化的设计

      “有客户告诉我，如果在价格相同的情况下，他们会选择功耗更低的绿色环保的产品。”赛灵思亚太区通信业务拓展高级经理梁晓明道出了如今企业的需求。

      日前由EEWORLD承办的中国电子技术年会低功耗创新设计论坛在深圳如期举行，会议上，梁晓明为与会者展示了赛灵思新一代低功耗技术。

      降低功耗带来的好处毋庸置疑，但随着技术趋势的不断推演，系统功耗也随之增加。梁晓明解释，首先随着晶体管的尺寸不断缩小，栅氧化层变薄，更短通道的晶体管会带来严重的电流泄漏。其次，随着处理量的增加，工作频率也需要随之提高，动态功耗也会相应的增加。而更大容量的逻辑单元也会令每个器件产生更多的功耗。

      但赛灵思并不恐惧来自工艺及架构带来的挑战，“赛灵思新一代制程的FPGA，从工艺、架构、工具以及电压选择方面都适应了低功耗设计需求。”梁晓明在接下来的演讲中阐述了赛灵思降低静态及动态功耗的方法。

      在工艺技术方面，Virtex-6提供了总计四种晶体管类别，梁指出不同类型的晶体管可以令工程师在功耗与性能之间做出平衡选择。

      架构的增进则主要改善了器件的动态功耗，LUT6(六输入查找表)相比较之前的LUT4，网表、连接或者路径等资源都可以得到有效降低，梁晓明预测：“今后FPGA每一个门的利用率将逐步上升，但信号走线消耗的资源将会越来越少。”另外赛灵思提供大量的经过验证的硬IP，从而可以避免反复设计一些常用的功能，工程师能够采用更少的逻辑单元完成设计任务。赛灵思同时提供了低功耗“-1L”部件，可以令总功耗的降低达到极限。

      此外，赛灵思一直在致力于通过软件改善功耗分析，2006年只有功耗优化路线演进到至今约有10余种支持功耗分析功能，包括设计之前的工具Xpower估计器(XPE)以及设计实现之后的工具Xpower分析器(XPA)。梁晓明强调：“XPE甚至在采用ISE之间即可进行快速功耗估计，XPA则可以通过实际设计实现中提供的信息准确的进行功耗估计。”

      “赛灵思作为悠久历史的FPGA厂商，希望在降低功耗上面有进一步突破。”梁晓明总结道，“我认为我们的努力已经取得了一定的成果。”