DS-SS接收机全数字AGC的FPGA实现

2008-12-25 15:02:28来源: 电子技术应用

  DS-SS(Direct-Sequence Spread-Spectrum)接收机具有抗干扰、通信保密性好、低信噪比下兼具测距功能等特点,在航天领域得到广泛应用。某航天器的DS-SS接收机用于测控和通信,实际工作时,输入信号变化的动态范围高达100dB。在发射机距离工作时(几百米),接收机所接收的信号功率就会出现超出射频前端芯片动态范围的情况,这会使射频前端内部的AGC失去作用,致使输出信号幅度不恒定,且有可能因为输入信号过大而烧毁放大器。避免上述情况,本文提出了通过增加一个数控衰减器和外部AGC系统来保证整个接收系统具有100dB的动态范围,并给出基于FPGA的电路实现算法。

  该DS-SS接收机系统构成如图1所示。其中射频前端采用NemeriX公司的NJ1004芯片,数控衰减器采用M/A-COM公司的AT90-0106。

DS-SS接收机全数字AGC的FPGA实现

  1 外部AGC原理和设计

  接收机的接收信号经过滤波器、放大器1和下变频器处理后,载波频率变为1575.42MHz,再经过数控衰减器和放大器2进入射频前端。在射频前端,NJ1004芯片内部对输入信号经过下边频、滤波、放大和AD采样后,输出SGN和MAG两路中频数字信号,AD采样位数为2bit,采样率为16.368MHz,中频信号频率为4.092MHz。射频前端NJ1004内部含有一个AGC系统,其动态范围为60dB。输入信号在射频前端的动态范围内变化时,SGN输出信号的占空比恒定为50%,MAG输出信号的占空比恒定为33.3%。

  由于射频前端芯片内部AGC的动态范围不满足整个接收系统的工作要求,因此在接收机中增加一个外部AGC模块以保证接收机的动态范围。外部AGC控制模块的功能是检测出射频前端输出信号占空比变化而反映出来的接收信号幅度变化量,并通过低通滤波器滤出直流分量,经过一定的直流放大反馈给受控衰减器,调整输入信号幅度,使输入信号在放大器线性范围和射频前端AGC的调整范围之内,以达到恒定幅度输出的目的。

[1] [2] [3] [4] [5] [6]

关键字:AGC  FPGA

编辑:冀凯 引用地址:http://www.eeworld.com.cn/FPGA/2008/1225/article_404.html
本网站转载的所有的文章、图片、音频视频文件等资料的版权归版权所有人所有,本站采用的非本站原创文章及图片等内容无法一一联系确认版权者。如果本网所选内容的文章作者及编辑认为其作品不宜公开自由传播,或不应无偿使用,请及时通过电子邮件或电话通知我们,以迅速采取适当措施,避免给双方造成不必要的经济损失。
论坛活动 E手掌握
微信扫一扫加关注
论坛活动 E手掌握
芯片资讯 锐利解读
微信扫一扫加关注
芯片资讯 锐利解读
推荐阅读
全部
AGC
FPGA

小广播

独家专题更多

富士通铁电随机存储器FRAM主题展馆
富士通铁电随机存储器FRAM主题展馆
馆内包含了 纵览FRAM、独立FRAM存储器专区、FRAM内置LSI专区三大部分内容。 
走,跟Molex一起去看《中国电子消费品趋势》!
走,跟Molex一起去看《中国电子消费品趋势》!
 
带你走进LED王国——Microchip LED应用专题
带你走进LED王国——Microchip LED应用专题
 

夏宇闻老师专栏

你问我答FPGA设计

北京航空航天大学教授,国内最早从事复杂数字逻辑和嵌入式系统设计的专家。

电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2016 EEWORLD.com.cn, Inc. All rights reserved