赛灵思发布完整数字前端设计针对LTE应用

2008-12-11 17:53:16来源: 电子工程世界

      赛灵思公司今天宣布推出优化的完整数字前端(DFE)设计,帮助设计人员实现更快速、低成本3GPP LTE无线通信系统的开发。这是专门针对高性能3GPP LTE射频应用的业界第一款DFE设计。该设计不仅能够降低总功耗,同时其高可扩展能力还能够支持从大型多扇区宏单元(multi-sector macrocell)基站到超微型基站的多种应用。

       赛灵思3GPP LTE设计支持基于业界应用最广泛的高性能FPGA系列 — Virtex-5 FPGA的全功能可编程开发平台。该LTE DFE平台包括:高度优化的数字上变频(DUC)、数字下变频(DDC)以及削峰(CFR)模块,从而共同构成一个完整的LTE射频子系统。平台兼容赛灵思公司现有的数字预失真(DPD)设计,因此系统架构师可快速开发和集成高性能商用LTE系统的所有数字系统单元。同时,利用这一平台,设计人员可以在比采用传统专用标准器件(ASSP)和专用集成电路(ASIC)短得多的时间内完成系统设计。而此前的LTE开发系统都无法做到这些。

      赛灵思公司射频和无线接口产品高级产品经理David Hawke表示:“在未来的几年时间里,LTE势必成为主要的无线标准,开发人员必须保证在机会来临时,迅速提供开发商试用所需要的产品,否则很容易错过稍瞬即逝的市场机会。我们的DFE参考设计帮助设计人员更加轻松地充分利用赛灵思公司开发的系统知识、技术支持和优化技术,并将其应用于自身的3GPP LTE产品开发之中,从而大大节约工程成本、降低总体系统功耗并加快产品推出的时间表。”

灵活的高性能3GPP LTE平台

      今天,基站总成本中,射频部分占高达60%,同时这部分成本在产品整体生命周期中发生的运营支出中也占了很大部分。赛灵思3GPP LTE平台充分发挥Virtex-5 FPGA的嵌入式高性能、低功耗数字信号处理能力,从而帮助运营商在开发和运营LTE射频设备时能够大幅降低成本。

      高度可配置的赛灵思的LTE DFE设计能够支持七种单载波和多载波实现方式,包括单载波5、10、15和20 MHz带宽、双载波5和10 MHz带宽以及四载波5 MHz 带宽。 每种配置都提供优化解决方案,因此设计人员可以根据自己的系统要求选择最适用的实施方案,不需要在设计方面做出牺牲就可以降低总体系统成本和功耗。利用业界领先的Xilinx System Generator for DSP工具套件,可以方便地对设计进行定制,以满足企业特定的3GPP-LTE射频应用。

关键字:赛灵思  LTE

编辑:冀凯 引用地址:http://www.eeworld.com.cn/FPGA/2008/1211/article_380.html
本网站转载的所有的文章、图片、音频视频文件等资料的版权归版权所有人所有,本站采用的非本站原创文章及图片等内容无法一一联系确认版权者。如果本网所选内容的文章作者及编辑认为其作品不宜公开自由传播,或不应无偿使用,请及时通过电子邮件或电话通知我们,以迅速采取适当措施,避免给双方造成不必要的经济损失。
论坛活动 E手掌握
微信扫一扫加关注
论坛活动 E手掌握
芯片资讯 锐利解读
微信扫一扫加关注
芯片资讯 锐利解读
推荐阅读
全部
赛灵思
LTE

小广播

独家专题更多

富士通铁电随机存储器FRAM主题展馆
富士通铁电随机存储器FRAM主题展馆
馆内包含了 纵览FRAM、独立FRAM存储器专区、FRAM内置LSI专区三大部分内容。 
走,跟Molex一起去看《中国电子消费品趋势》!
走,跟Molex一起去看《中国电子消费品趋势》!
 
带你走进LED王国——Microchip LED应用专题
带你走进LED王国——Microchip LED应用专题
 

夏宇闻老师专栏

你问我答FPGA设计

北京航空航天大学教授,国内最早从事复杂数字逻辑和嵌入式系统设计的专家。

电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2016 EEWORLD.com.cn, Inc. All rights reserved