卷积码+QPSK的中频调制解调系统的FPGA

2008-11-28 19:54:58来源: 电子技术应用

  在无线数据传输中,由于信道中的噪声干扰,在接收端会引入一定的误码率(Bit Error Rate,BER)。高质量的数据业务要求较低的BER。为了达到较低的BER,经常采用信道编码技术。卷积编码和Viterbi译码是广泛使用的信道编码技术,具有一定的克服突发错误的能力,可以降低信道的误码率,带来很高的编码增益。信道编码的引入在提供纠错能力的同时,还扩展了信号的带宽。为了保证频带的利用率,本文采用QPSK调制方式,使数据调制在中频载波上,实现数据的可靠传输。

卷积码+QPSK的中频调制解调系统的FPGA实现

  本文所述的中频调制解调系统具有以下特点:

  (1)所有算法(编码、调制、解调和译码)都是在Xilinx公司的FPGA芯片中实现的,结构简单,体积小,功耗低。

  (2)具有很好的实时性。对于1Mbit/s以上的数据速率,译码延迟不超过0.1ms。

  (3)模块化的设计使得系统具有一定的兼容性,只需要修改少量程序,即可实现各种卷积编码和不同的调制中频。

  (4)与浮点算法的仿真性能相比较,采用定点算法的系统性能损失不大,并能在较低的信噪比提供可靠的数据传输。

  1 系统总结构及硬件设计

  图1是中频调制解调系统的工作流程图。在发端,数据通过A/D转换器采样后进入FPGA,在其中完成(2,1,7)卷积编码和QPSK调制后通过D/A转换器输出。在收端,接收到的信号通过A/D转换器采样后进入FPGA,在其中完成QPSK解调和Viterbi译码后通过D/A转换器输出。

卷积码+QPSK的中频调制解调系统的FPGA实现

  2 系统的FPGA实现

  系统主要分为编译码和调制解调两大部分,下面分别叙述这两部分的原理及设计。

  2.1 卷积编码与Viterbi译码的FPGA实现

  2.1.1 (2,1,7)卷积编码

  典型的(n,m,k)卷积码编码器是指输入位数为m、输出位数为n、约束长度为k的卷积码编码器,其编码速率为m/n。一个(2,1,7)的卷积编码器如图2所示,可用六个移位寄存器实现。

  2.1.2 Viterbi译码

  Viterbi译码算法是Viterbi于1967年提出的一种概率译码算法。其主要思想就是最大似然译码。译码时,将接收序列与根据编码产生的网格图上面的所有路径进行比较,求出其汉明距离或欧式距离,选出具有最小距离的路径,那么这条路径上的序列与发送序列相同的可能性最大。在AWGN信道中,当使用欧式距离时,Viterbi算法的性能最好。因此,这种算法是最优最大似然译码算法。Viterbi译码器分为硬判决译码器和软判决译码器,软判决译码器与硬判决译码器相比有2~3dB的增益,而译码器结构复杂度增加不大。

卷积码+QPSK的中频调制解调系统的FPGA实现

  由Viterbi算法的基本原理可得典型的Viterbi译码器,如图3所示。

  分支路径度量产生单元BMG(Branch Metric Generate)用于产生接收序列与状态转移分支上编码输出数据之间的距离。令长度为n的接收信号为R=(r1,…rn),与之相应的发送信号为C=(c1,…cn)。因为具有最小欧式距离的路径也就是具有最大相关的路径,所以定义分支路径上的度量为:卷积码+QPSK的中频调制解调系统的FPGA实现由于此分支路径度量没有平方运算,所以可将状态转移分支上的编码输出数据存储在查找表内,这样只需进行加减和查表运算,大大减小了实现的复杂程度。以上计算公式中数值为连续值,而本设计采用的是软判决译码器,故只需对输入的接收信号进行均匀量化即可(量化比特数为q)。

[1] [2] [3]

关键字:FPGA  误码  卷积码  调制解调

编辑:冀凯 引用地址:http://www.eeworld.com.cn/FPGA/2008/1128/article_362.html
本网站转载的所有的文章、图片、音频视频文件等资料的版权归版权所有人所有,本站采用的非本站原创文章及图片等内容无法一一联系确认版权者。如果本网所选内容的文章作者及编辑认为其作品不宜公开自由传播,或不应无偿使用,请及时通过电子邮件或电话通知我们,以迅速采取适当措施,避免给双方造成不必要的经济损失。
论坛活动 E手掌握
微信扫一扫加关注
论坛活动 E手掌握
芯片资讯 锐利解读
微信扫一扫加关注
芯片资讯 锐利解读
推荐阅读
全部
FPGA
误码
卷积码
调制解调

小广播

独家专题更多

迎接创新的黄金时代 无创想,不奇迹
迎接创新的黄金时代 无创想,不奇迹
​TE工程师帮助将不可能变成可能,通过技术突破,使世界更加清洁、安全和美好。
TTI携TE传感器样片与你相见,一起传感未来
TTI携TE传感器样片与你相见,一起传感未来
TTI携TE传感器样片与你相见,一起传感未来
富士通铁电随机存储器FRAM主题展馆
富士通铁电随机存储器FRAM主题展馆
馆内包含了 纵览FRAM、独立FRAM存储器专区、FRAM内置LSI专区三大部分内容。 

夏宇闻老师专栏

你问我答FPGA设计

北京航空航天大学教授,国内最早从事复杂数字逻辑和嵌入式系统设计的专家。

电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2016 EEWORLD.com.cn, Inc. All rights reserved