FPGA协处理器的优势

2008-11-21 19:02:43来源: 电子工程世界 关键字:FPGA  协处理器  嵌入式

  传统的、基于通用DSP处理器并运行由C语言开发的算法的高性能DSP平台,正在朝着使用FPGA预处理器和/或协处理器的方向发展。这一最新发展能够为产品提供巨大的性能、功耗和成本优势。

  尽管优势如此明显,但习惯于使用基于处理器的系统进行设计的团队,仍会避免使用FPGA,因为他们缺乏必要的硬件技能,来将FPGA用作协处理器(图1)。不熟悉像VHDL和这样传统的硬件设计方法,限制或阻止了FPGA的使用,这通常会导致设计成本过高,且功耗过大。ESL,一套全新推出的设计工具,能够解决这一设计难题。它在保留常规软硬件设计方式的同时,帮助基于处理器的设计者使用可编程逻辑加速自己的设计。

                         FPGA协处理器的优势

  图1 - DSP硬件平台

  借助FPGA协处理提升性能

  设计人员能够利用由FPGA架构的并行性所带来的使用灵活的特点,大幅提升DSP系统的性能。通常的设计示例包括(并不局限于)FIR滤波、FFT、数字下变频和前向纠错(FEC)模块等。

  XILINX VirtexTM-4和Virtex-5架构提供了多达512个并行乘法器,它们能够以超过500MHz的速度运行,提供256GMAC的DSP峰值性能。通过在FPGA上实现高速并行处理,而在DSP上实现高速串行处理,可以使整个DSP系统的性能得到优化,同时降低系统的功率需求。

  借助FPGA嵌入式处理降低成本

  带有FPGA协处理器的DSP硬件系统,为C算法范畴之内的运算(例如DSP处理器、FPGA可配置逻辑块(CLB)和FPGA嵌入式处理器之间的算法划分)提供了许多实现方法。Virtex-4器件提供了两种嵌入式处理器——通常被用作系统控制的MicroBlaze软核处理器和性能更高的PowerPC硬核处理器。由FPGA架构实现的并行操作,能够被直接用于DSP的数据路径,或被配置为一个嵌入式处理器的硬件加速器。

  设计者所面对的挑战是如何在所提供的硬件资源之间划分DSP的系统操作,才能做到最为有效和最节省成本。使用FPGA嵌入式处理器的最大好处并不总是显而易见的,但这一硬件资源的确能够极大地降低系统的整体成本。FPGA嵌入式处理器提供了这样一个机会:将所有非关键性操作集中于嵌入式处理器上所运行的软件,从而最大限度降低系统所需硬件资源的总量。

  C程序到系统门

  在FPGA的应用中,术语“C程序到系统门”特指如下两种实现方法之一——在FPGA架构上直接实现一个DSP模块或为MicroBlaze或PowerPC 405嵌入式处理器创建一个硬件加速器(图2)。

  当操作直接在DSP数据路径中进行时,将FPGA作为一个DSP模块来实现操作,能够获得最高的性能。这一方法先将C代码直接综合成RTL代码,然后在DSP的数据通路中对模块进行实体化。你可以使用传统的HDL设计方法,或通过像Xilinx System Generator for DSP这样的系统工具,来进行实体化。这种直接实体化方式,能够让开发人员以最小的开销达到最高的性能。

FPGA协处理器的优势

  图2 - DSP硬件系统的C程序实现方法

  主流的C综合工具可实现的性能,能够与手写RTL相媲美——但要做到这一点,需要对C综合工具的工作原理和代码风格有详尽的了解。为了达到所要求的性能,通常需要对代码进行修改,并且添加内联综合指令,以插入并行和流水线级。虽然要进行这些改进,但是设计效率还是能够大大提高。C系统模型仍然是驱动设计流程的主要因素。

  作为一种替代方案,为Xilinx嵌入式处理器创建一个硬件加速器通常是一个更为简单的方法。在该方法中,仍然主要使用处理器来运行C程序,只是将对性能有重大影响的操作以硬件加速器的形式放置到FPGA逻辑中执行。这是一种更偏向于以软件为中心的设计方法。然而,这一方法会牺牲一些性能。与DSP模块的方法相似,C程序被综合成RTL代码,所不同的是顶层实体被接口逻辑包围,以便能与Xilinx嵌入式处理器的总线相连。这就创建了一个硬件加速器,它能够被调入到Xilinx EDK环境中,并且被软件友好的C程序调用。

  对将C程序映射到硬件加速器的性能要求,通常不是那么苛刻。这里的目标是使性能比使用纯软件实现的方法得到提高,同时保持软件友好的设计流程。虽然仍有编码技术和内联综合指令,但通常可以不使用它们就达到所要求的性能提升。

  设计方法——采用FPGA协处理的障碍

  正确划分和实现一个复杂DSP系统,需要花费大量时间和精力掌握所需的技能。2005年,Forward Concepts市场调查公司为了确定在DSP设计中选用FPGA最重要的标准,开展了一项调查。调查的结果表明开发工具是最重要的选择标准,如图3所示。

  调查结果显示,使用FPGA协处理器实现DSP硬件系统的优势,已经得到用户的充分认可,但对于传统的DSP设计者来说,开发工具现有的状况,成为他们采用这一设计方法的障碍。

FPGA协处理器的优势

  图3 - 2005年Forward Concepts公司的市场调查,“DSP策略:嵌入式趋势方兴未艾”

FPGA协处理器的优势

  图4 – Xilinx ESL计划的设计流程。

  Xilinx ESL计划

  ESL设计工具将数字设计的抽象度在RTL的基础上又提高了一步。其中部分工具专门用来将由C/C++开发的系统模型映射到包含FPGA和DSP处理器的DSP系统中。此举的目的是使硬件平台对软件设计者变得透明(图4)。

  今年,为了全面解决上述障碍,Xilinx公司和主要的ESL工具厂商携手启动了一个被称为ESL计划的合作项目。这一合作计划的主要目标是赋予设计者软件编程的能力,使他们能够在可编程硬件中轻松地实现自己的想法,而无需学习传统的硬件设计技巧。该计划融合了ESL成员机构的创新,能够加速产品开发进程,推动设计人员采用世界上最先进的设计方法。

  结论

  将Xilinx ESL合作伙伴的工具结合在一起,能够提供广泛的互补性解决方案,这些解决方案已针对一系列产品、平台和最终用户进行了优化。Xilinx公司也在集中力量研究互补技术。例如,AccelDSP综合为在浮点MATLAB中开发的算法提供了硬件实现的方法,而Xilinx System Generator for DSP使得用ESL设计开发的模块,能够轻松地与Xilinx IP和嵌入式处理器结合起来。借助多个极富创新精神的合作伙伴的工作,是实现程序员期望的FPGA设计流程最快捷的途径。

关键字:FPGA  协处理器  嵌入式

编辑:冀凯 引用地址:http://www.eeworld.com.cn/FPGA/2008/1121/article_349.html
本网站转载的所有的文章、图片、音频视频文件等资料的版权归版权所有人所有,本站采用的非本站原创文章及图片等内容无法一一联系确认版权者。如果本网所选内容的文章作者及编辑认为其作品不宜公开自由传播,或不应无偿使用,请及时通过电子邮件或电话通知我们,以迅速采取适当措施,避免给双方造成不必要的经济损失。

上一篇:采用FPGA来实现自适应波束形成算法
下一篇:基于模糊控制的迟早门同步器及其FPGA实现

关注eeworld公众号 快捷获取更多信息
关注eeworld公众号
快捷获取更多信息
关注eeworld服务号 享受更多官方福利
关注eeworld服务号
享受更多官方福利
推荐阅读
全部
FPGA
协处理器
嵌入式

小广播

独家专题更多

东芝在线展会——芯科技智社会创未来
东芝在线展会——芯科技智社会创未来
2017东芝PCIM在线展会
2017东芝PCIM在线展会
TI车载信息娱乐系统的音视频解决方案
TI车载信息娱乐系统的音视频解决方案
汇总了TI汽车信息娱乐系统方案、优质音频解决方案、汽车娱乐系统和仪表盘参考设计相关的文档、视频等资源

夏宇闻老师专栏

你问我答FPGA设计

北京航空航天大学教授,国内最早从事复杂数字逻辑和嵌入式系统设计的专家。

电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2017 EEWORLD.com.cn, Inc. All rights reserved