Altera发布8.1版Quartus II

2008-11-06 15:17:59来源: 互联网

      Altera日前发布了Quartus II软件8.1版,据内部基准测试,其编译时间比其它竞争FPGA供货商的开发软件都快三倍以上。Altera声称,Quartus II软件的强化特性,将使设计团队减少功耗及研发成本,快速将产品快速推向市场。

      8.1版Quartus II软件新增了SignalTap II嵌入式逻辑分析器——具备更精细的数据取样控制,加速了除错过程,提高了芯片内存储器效率。增强的SOPC Builder工具拥有全新HDL模板,可提升速度,并方便SOPC Builder硅智财(IP)重用。而新的Avalon内存映像半速率桥接功能,实现了DDR SDRAM低延迟存取。

      8.1版软件可支持新操作系统,包括Red Hat Enterprise Linux 5和CentOS 4/5(32位╱64位)。增强的第三方仿真接口可支持库文件自动编译,实现了快速模拟设置。而新的接脚顾问可指导接脚建立,以及与第三方电路板工具的接口。

      Real Intent验证支持方面,Real Intent的Meridian FPGA频率区域交叉(CDC)软件提供使用方便的自动频率目的验证功能,发现设计错误,可协助用户完成可靠的CDC操作。新版增强型IP内部核心和宏功能则汇集了数字讯号处理(DSP)、内存和通讯协议,以加速开发过程。

      其实体合成引擎增强与前一版相比,关键时序模块的性能平均提高了20%,更迅速地达到时序逼近。而Synopsys设计约束(SDC)则提供SDC模板指导,并加速时序约束的建立。

      该公司表示,Quartus II软件版本8.1自动完成以前比较耗时的功能,从而缩短了开发时间。过去在Quartus II软件版本中的设计划分规划器,目前已经能在8.1版中可以自动完成划分功能,使设计人员能够充分发挥渐进式编译的效能优势。

      此外,Quartus II软件将闸级频率自动转换为FPGA架构所支持的功能等价逻辑,因此,不需要手动修改闸级频率。便能够自动完成这些功能使设计团队能够将精力集中在设计中更有附加价值的部分。

      8.1版还增加了Stratix IV接脚以及新的低成本封装Stratix IV FPGA速率等级组件的支持。其软件增加了对收发器时序模型的支持,并支持8.5-Gbps收发器、1.6-Gbps LVDS和400MHz DDR内存。对于需要实现HardCopy ASIC的设计人员,Quartus II软件提供HardCopy IV E ASIC的初步支持。

 

关键字:Altera  FPGA  Quartus  II

编辑:冀凯 引用地址:http://www.eeworld.com.cn/FPGA/2008/1106/article_326.html
本网站转载的所有的文章、图片、音频视频文件等资料的版权归版权所有人所有,本站采用的非本站原创文章及图片等内容无法一一联系确认版权者。如果本网所选内容的文章作者及编辑认为其作品不宜公开自由传播,或不应无偿使用,请及时通过电子邮件或电话通知我们,以迅速采取适当措施,避免给双方造成不必要的经济损失。
论坛活动 E手掌握
微信扫一扫加关注
论坛活动 E手掌握
芯片资讯 锐利解读
微信扫一扫加关注
芯片资讯 锐利解读
推荐阅读
全部
Altera
FPGA
Quartus
II

小广播

独家专题更多

富士通铁电随机存储器FRAM主题展馆
富士通铁电随机存储器FRAM主题展馆
馆内包含了 纵览FRAM、独立FRAM存储器专区、FRAM内置LSI专区三大部分内容。 
走,跟Molex一起去看《中国电子消费品趋势》!
走,跟Molex一起去看《中国电子消费品趋势》!
 
带你走进LED王国——Microchip LED应用专题
带你走进LED王国——Microchip LED应用专题
 

夏宇闻老师专栏

你问我答FPGA设计

北京航空航天大学教授,国内最早从事复杂数字逻辑和嵌入式系统设计的专家。

电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2016 EEWORLD.com.cn, Inc. All rights reserved