提高FPGA嵌入式处理器的系统除错率

2008-09-08 10:55:46来源: 赛灵思 关键字:FPGA  嵌入式  处理器  除错率  赛灵思

FPGA设计开始采用3A/3AN FPGA板,那么在Computex F-Sight配接器帮助下仍可以使用F-Sight中的处理器追踪功能。图1是利用F-Sight配接器将F-Sight连接到Spartan-3板上的照片。

堆栈溢出也是一个常见的问题。程序突然开始从看起来不太正常的地方执行。堆栈可能由于溢出而被破坏。如果怀疑产生了这样的问题,可以透过设计触发器来开始或停止追踪数据的采集。透过设置触发器条件进行堆栈指针和堆栈上限之间的比较,当条件满足时,程序将及时中止,然后用户就可以很容易地确认堆栈溢出以及产生的地方。

sight提供了一项非常有用的功能,它不需要重新执行合成和实体实现工具就能透过设计修改把内部FPGA讯号引到组件外部接脚。这一功能被称为探测’(Probing)。只需在显示HDL原始程序代码的视图中简单地选择内部FPGA讯号(2)F-Sight将自动完成其余工作,并根据上述选择为测试接脚分配合适的布线资源。这是透过利用Xilinx ISE软件工具中包含的FPGA编辑器实现的。有了这一功能,除错时必须花在逻辑合成和布局布在线的时间被缩到了最短,因而可以有更多时间用在监视讯号波形上。


协同除错

关键字:FPGA  嵌入式  处理器  除错率  赛灵思

编辑:冀凯 引用地址:http://www.eeworld.com.cn/FPGA/2008/0908/article_260.html
本网站转载的所有的文章、图片、音频视频文件等资料的版权归版权所有人所有,本站采用的非本站原创文章及图片等内容无法一一联系确认版权者。如果本网所选内容的文章作者及编辑认为其作品不宜公开自由传播,或不应无偿使用,请及时通过电子邮件或电话通知我们,以迅速采取适当措施,避免给双方造成不必要的经济损失。

上一篇:ACTEL推出基于IGLOO的便携控制解决方案
下一篇:FPGA厂商追求更低功耗和更低成本

关注eeworld公众号 快捷获取更多信息
关注eeworld公众号
快捷获取更多信息
关注eeworld服务号 享受更多官方福利
关注eeworld服务号
享受更多官方福利
推荐阅读
全部
FPGA
嵌入式
处理器
除错率
赛灵思

小广播

独家专题更多

东芝在线展会——芯科技智社会创未来
东芝在线展会——芯科技智社会创未来
2017东芝PCIM在线展会
2017东芝PCIM在线展会
TI车载信息娱乐系统的音视频解决方案
TI车载信息娱乐系统的音视频解决方案
汇总了TI汽车信息娱乐系统方案、优质音频解决方案、汽车娱乐系统和仪表盘参考设计相关的文档、视频等资源

夏宇闻老师专栏

你问我答FPGA设计

北京航空航天大学教授,国内最早从事复杂数字逻辑和嵌入式系统设计的专家。

电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2017 EEWORLD.com.cn, Inc. All rights reserved